超前進位加法器的例子,包括源碼和測試文件,壓縮包,無密碼.
資源簡介:超前進位加法器的例子,包括源碼和測試文件,壓縮包,無密碼.
上傳時間: 2015-06-12
上傳用戶:希醬大魔王
資源簡介:超前進位加法器的設計
上傳時間: 2013-10-19
上傳用戶:shen_dafa
資源簡介:11,13,16位超前進位加法器的Verilog HDL源代碼。
上傳時間: 2013-12-28
上傳用戶:ouyangtongze
資源簡介:一個超前進位加法器的Verilog實現,內含測試文件,可以綜合,非常有參考價值
上傳時間: 2014-01-04
上傳用戶:stella2015
資源簡介:用Verilog語言實現了一個8bit的超前進位加法器,其中包括測試文件。
上傳時間: 2013-12-19
上傳用戶:alan-ee
資源簡介:VHDL實現的超前進位加法器
上傳時間: 2015-03-04
上傳用戶:leehom61
資源簡介:本文件提供了用verilog HDL語言實現的8位超前進位加法器,充分說明了超前進位加法器和普通加法器之間的區別.
上傳時間: 2013-12-17
上傳用戶:ynwbosss
資源簡介:8位超前進位加法器 就是使各位的進位直接由加數和被加數來決定,而不需要依賴低位進位
上傳時間: 2016-04-25
上傳用戶:王小奇
資源簡介:超前進位加法器是通常數字設計所必備的,本程序為32位超前進位加法器
上傳時間: 2016-11-23
上傳用戶:fredguo
資源簡介:基于Verilog HDL的16位超前進位加法器 分為3個功能子模塊
上傳時間: 2014-01-07
上傳用戶:yyyyyyyyyy
資源簡介:Verilog寫的 8 位超前進位加法器
上傳時間: 2017-07-01
上傳用戶:hustfanenze
資源簡介:Ripple Adder: 16-bit 全加,半加及ripple adder的設計及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置進位加法器的設計方案及VHDL程序 Carry Select Adder:16 Bits 進位選擇加法器的設計方案及VHDL程序
上傳時間: 2015-05-13
上傳用戶:我們的船長
資源簡介:十六位超前進位加法器,Verilog HDL
上傳時間: 2015-09-21
上傳用戶:wff
資源簡介:超前進位加法器得VHDL實現小點資料代碼
上傳時間: 2016-02-06
上傳用戶:gaojiao1999
資源簡介:兩個4bit超前進位加法器實現8bit加法器
上傳時間: 2016-06-20
上傳用戶:zhaiye
資源簡介:一個超前進位加法器(及其testbench) .v文件
上傳時間: 2013-12-18
上傳用戶:chenbhdt
資源簡介:運用VHDL語言實現四位超前進位加法器。
上傳時間: 2017-07-18
上傳用戶:66666
資源簡介:我暑假課程設計做的題目,電子頻率計的設計 包括源碼和電路圖 還有實物照片
上傳時間: 2015-09-18
上傳用戶:songrui
資源簡介:VB6+ACCESS2000 包括源碼和安裝文件,
上傳時間: 2015-06-21
上傳用戶:skhlm
資源簡介:cy7c68013的輸入輸出源碼 和HEX文件 實現對鍵盤的讀和對數碼管的寫操作
上傳時間: 2014-01-25
上傳用戶:refent
資源簡介:8位加法器的實現,仿真通過,并且包括仿真文件,在quartusii7.1下調試通過
上傳時間: 2016-06-30
上傳用戶:xuan‘nian
資源簡介:8位加法器的原代碼,主要內容下載看了就知道
上傳時間: 2013-12-16
上傳用戶:思琦琦
資源簡介:實現四位加法器的VHDL代碼,里面含有全加器的代碼
上傳時間: 2013-12-22
上傳用戶:stvnash
資源簡介:16位加法器的流水線計算,verilog代碼,用于FPGA平臺。
上傳時間: 2013-12-18
上傳用戶:維子哥哥
資源簡介:VHD設計實例8位加法器的設計分頻電路數字秒表的設計
上傳時間: 2014-08-10
上傳用戶:yyq123456789
資源簡介:8位加法器的實現,非流水線結構,很不錯。我測試過,效率比較高
上傳時間: 2016-04-25
上傳用戶:bcjtao
資源簡介:實現一位加法器的設計,假設輸入參數為A,B,則輸出為A,B的和
上傳時間: 2017-01-02
上傳用戶:baiom
資源簡介:1 8位加法器的設計 2 分頻電路 3 數字秒表的設計
上傳時間: 2014-01-02
上傳用戶:hn891122
資源簡介:高達16位加法器的實現,工作環境在ISE,modesim,該例程較為詳細!
上傳時間: 2014-06-19
上傳用戶:小寶愛考拉
資源簡介:位加法器的verilog程序與4×4 乘法器的verilog描述!!!
上傳時間: 2013-12-21
上傳用戶:ruixue198909