相 關(guān) 資 源

• 十六位超前進位加法器免費下載

  資源簡介：十六位超前進位加法器，Verilog HDL

  標簽： 十六位 加法器 進位

  上傳時間： 2015-09-21

  上傳用戶：wff

• 11,13,16位超前進位加法器的Verilog HDL源代碼。免費下載

  資源簡介：11,13,16位超前進位加法器的Verilog HDL源代碼。

  標簽： Verilog HDL 11 13

  上傳時間： 2013-12-28

  上傳用戶：ouyangtongze

• 本文件提供了用verilog HDL語言實現(xiàn)的8位超前進位加法器,充分說明了超前進位加法器和普通加法器之間的區(qū)別.免費下載

  資源簡介：本文件提供了用verilog HDL語言實現(xiàn)的8位超前進位加法器,充分說明了超前進位加法器和普通加法器之間的區(qū)別.

  標簽： verilog 加法器 HDL 進位

  上傳時間： 2013-12-17

  上傳用戶：ynwbosss

• 8位超前進位加法器 就是使各位的進位直接由加數(shù)和被加數(shù)來決定免費下載

  資源簡介：8位超前進位加法器 就是使各位的進位直接由加數(shù)和被加數(shù)來決定，而不需要依賴低位進位

  標簽： 進位 8位 加法器

  上傳時間： 2016-04-25

  上傳用戶：王小奇

• 基于Verilog HDL的16位超前進位加法器 分為3個功能子模塊免費下載

  資源簡介：基于Verilog HDL的16位超前進位加法器 分為3個功能子模塊

  標簽： Verilog HDL 進位 加法器

  上傳時間： 2014-01-07

  上傳用戶：yyyyyyyyyy

• Verilog寫的 8 位超前進位加法器免費下載

  資源簡介：Verilog寫的 8 位超前進位加法器

  標簽： Verilog 進位 加法器

  上傳時間： 2017-07-01

  上傳用戶：hustfanenze

• 運用VHDL語言實現(xiàn)四位超前進位加法器。免費下載

  資源簡介：運用VHDL語言實現(xiàn)四位超前進位加法器。

  標簽： VHDL 語言 加法器 進位

  上傳時間： 2017-07-18

  上傳用戶：66666

• 超前進位加法器是通常數(shù)字設(shè)計所必備的免費下載

  資源簡介：超前進位加法器是通常數(shù)字設(shè)計所必備的，本程序為32位超前進位加法器

  標簽： 進位 加法器 數(shù)字設(shè)計

  上傳時間： 2016-11-23

  上傳用戶：fredguo

• 超前進位加法器的設(shè)計免費下載

  資源簡介：超前進位加法器的設(shè)計

  標簽： 進位 加法器

  上傳時間： 2013-10-19

  上傳用戶：shen_dafa

• VHDL實現(xiàn)的超前進位加法器免費下載

  資源簡介：VHDL實現(xiàn)的超前進位加法器

  標簽： VHDL 進位 加法器

  上傳時間： 2015-03-04

  上傳用戶：leehom61

• 超前進位加法器的例子,包括源碼和測試文件,壓縮包,無密碼.免費下載

  資源簡介：超前進位加法器的例子,包括源碼和測試文件,壓縮包,無密碼.

  標簽： 進位 加法器 源碼 測試

  上傳時間： 2015-06-12

  上傳用戶：希醬大魔王

• 一個超前進位加法器的Verilog實現(xiàn)免費下載

  資源簡介：一個超前進位加法器的Verilog實現(xiàn)，內(nèi)含測試文件，可以綜合，非常有參考價值

  標簽： Verilog 進位 加法器

  上傳時間： 2014-01-04

  上傳用戶：stella2015

• 用Verilog語言實現(xiàn)了一個8bit的超前進位加法器免費下載

  資源簡介：用Verilog語言實現(xiàn)了一個8bit的超前進位加法器，其中包括測試文件。

  標簽： Verilog 8bit 語言 加法器

  上傳時間： 2013-12-19

  上傳用戶：alan-ee

• 超前進位加法器得VHDL實現(xiàn)小點資料代碼免費下載

  資源簡介：超前進位加法器得VHDL實現(xiàn)小點資料代碼

  標簽： VHDL 進位 加法器 代碼

  上傳時間： 2016-02-06

  上傳用戶：gaojiao1999

• 兩個4bit超前進位加法器實現(xiàn)8bit加法器免費下載

  資源簡介：兩個4bit超前進位加法器實現(xiàn)8bit加法器

  標簽： 4bit 8bit 加法器 進位

  上傳時間： 2016-06-20

  上傳用戶：zhaiye

• 一個超前進位加法器（及其testbench) .v文件免費下載

  資源簡介：一個超前進位加法器（及其testbench) .v文件

  標簽： testbench 進位 加法器

  上傳時間： 2013-12-18

  上傳用戶：chenbhdt

• 18bit的booth乘法器 采用booth2編碼 Wallace壓縮樹 以及超前進位結(jié)合進位選擇的36bit高性能加法器免費下載

  資源簡介：18bit的booth乘法器 采用booth2編碼 Wallace壓縮樹 以及超前進位結(jié)合進位選擇的36bit高性能加法器

  標簽： bit Wallace booth2 booth

  上傳時間： 2017-01-13

  上傳用戶：firstbyte

• 六十進制計數(shù)器.電子萬年歷是計數(shù)器的應(yīng)用之一.年由月的十二進制計數(shù)器進位+1得到.月是日的三十進制計數(shù)器進位+1得到.日是小時的二十四進制計數(shù)器進位+1得到.小時是分的六十進制計數(shù)器進位+1得到.分是免費下載

  資源簡介：六十進制計數(shù)器.電子萬年歷是計數(shù)器的應(yīng)用之一.年由月的十二進制計數(shù)器進位+1得到.月是日的三十進制計數(shù)器進位+1得到.日是小時的二十四進制計數(shù)器進位+1得到.小時是分的六十進制計數(shù)器進位+1得到.分是秒的六十進制計數(shù)器進位+1得到.本程序基于VHDL.其開發(fā)環(huán)境...

  標簽： 進位 十進制計數(shù)器 計數(shù)器 分

  上傳時間： 2014-11-29

  上傳用戶：13215175592

• 32位單精度浮點加法器免費下載

  資源簡介：32位單精度浮點加法器。進行用加法運算，仿真輸出

  標簽： 精度 浮點 加法器

  上傳時間： 2013-04-24

  上傳用戶：x4587

• 最高8位帶符號的加法器的核心代碼在masm上調(diào)試通過。免費下載

  資源簡介：最高8位帶符號的加法器的核心代碼在masm上調(diào)試通過。

  標簽： masm 8位 符號 加法器

  上傳時間： 2017-02-21

  上傳用戶：BOBOniu

• 32位元浮點數(shù)加法器,用于以VHDL編寫的32位元CPU免費下載

  資源簡介：32位元浮點數(shù)加法器,用于以VHDL編寫的32位元CPU

  標簽： VHDL CPU 浮點數(shù) 加法器

  上傳時間： 2014-12-19

  上傳用戶：壞天使kk

• 4bit ALU（運算邏輯單元）的設(shè)計 給出了此次設(shè)計alu的輸入輸出結(jié)構(gòu)及相應(yīng)的位數(shù)。其中C0是一位的進位輸入免費下載

  資源簡介：4bit ALU（運算邏輯單元）的設(shè)計 給出了此次設(shè)計alu的輸入輸出結(jié)構(gòu)及相應(yīng)的位數(shù)。其中C0是一位的進位輸入，A和B分別是4位的數(shù)據(jù)輸入，S0、S1、M分別為一位的功能選擇輸入信號；Cout是一位的進位輸出，F(xiàn)是4為的運算結(jié)果輸出。

  標簽： 4bit ALU alu 運算

  上傳時間： 2013-12-09

  上傳用戶：sevenbestfei

• 60進制加法器 本人自己編的免費下載

  資源簡介：60進制加法器 本人自己編的，已通過老師檢驗，如有不足之處請多多指教

  標簽： 進制 加法器

  上傳時間： 2014-01-08

  上傳用戶：chenjjer

• 基于選擇進位32位加法器的硬件電路實現(xiàn)免費下載

  資源簡介：為了縮短加法電路運行時間，提高FPGA運行效率，利用選擇進位算法和差額分組算法用硬件電路實現(xiàn)32位加法器，差額分組中的加法單元是利用一種改進的超前進位算法實現(xiàn)，選擇進位算法可使不同的分組單元并行運算，利用低位的運算結(jié)果選擇高位的進位為1或者進位為...

  標簽： 進位 加法器 硬件 電路實現(xiàn)

  上傳時間： 2013-12-19

  上傳用戶：jshailingzzh

• CD4000 雙3輸入端或非門+單非門 TI 　　CD4001 四2輸入端或非門 HIT/NSC/TI/GOL 　　 雙4輸入端或非門 NSC 　　CD4006 18位串入/串出移位寄存器 NS免費下載

  資源簡介：CD4000 雙3輸入端或非門+單非門 TI 　　CD4001 四2輸入端或非門 HIT/NSC/TI/GOL 　　 雙4輸入端或非門 NSC 　　CD4006 18位串入/串出移位寄存器 NSC 　　CD4007 雙互補對加反相器 NSC 　　CD4008 4位超前進位全加器 NSC 　　CD4009 六反相緩沖/變換器 N...

  標簽： NSC CD 4000 4001

  上傳時間： 2017-07-20

  上傳用戶：lx9076

• 實現(xiàn)17位加法免費下載

  資源簡介：實現(xiàn)17位加法，利用一個16位超前進位加法器和一個一位全加器構(gòu)成的一個有進位輸入和進位輸出的17加法器，并且16位加法器利用的使四位超前進位加法器構(gòu)成。它在booth乘法器設(shè)計中經(jīng)常用到。可以使初學者對模塊的調(diào)用了解更加透徹。

  標簽： 加法

  上傳時間： 2017-08-22

  上傳用戶：kristycreasy

• cd4000系列45系列芯片器件手合集冊免費下載

  資源簡介：常用4000系列標準數(shù)字電路的中文名稱資料? ?型號? ?器件名稱? ? ? ? 廠牌? ?備注?CD4000 雙3輸入端或非門+單非門 TI? ?CD4001 四2輸入端或非門 HIT/NSC/TI/GOL?CD4002 雙4輸入端或非門 NSC?CD4006 18位串入/串出移位寄存器 NSC?CD4007 雙互補...

  標簽： cd4000 芯片

  上傳時間： 2022-05-05

  上傳用戶：

• VHDL語言100例 VHDL學習資料VHDL 編程要點VHDL編程心得體會: 100vhdl例子免費下載

  資源簡介：VHDL語言100例 VHDL學習資料VHDL 編程要點VHDL編程心得體會:100vhdl例子VHDL 編程要注意問題.docVHDL——按鍵消抖.docVHDL電路簡化.docVHDL編程心得體會.pdfvhd開發(fā)的官方手冊.pdf第1例 帶控制端口的加法器第2例 無控制端口的加法器第3例 乘法器第4例 比較器...

  標簽： vhdl

  上傳時間： 2021-10-21

  上傳用戶：ttalli

• VHDL 基礎(chǔ)程序百例 FPGA 邏輯設(shè)計源碼免費下載

  資源簡介：VHDL 基礎(chǔ)程序百例 FPGA 邏輯設(shè)計源碼VHDL語言100例第1例 帶控制端口的加法器第2例 無控制端口的加法器第3例 乘法器第4例 比較器第5例 二路選擇器第6例 寄存器第7例 移位寄存器第8例 綜合單元庫第9例 七值邏輯與基本數(shù)據(jù)類型第10例 函數(shù)第11例 七值邏輯線或分...

  標簽： vhdl fpga

  上傳時間： 2022-05-14

  上傳用戶：

• 實現(xiàn)簡單十六位加法器及測試程序 的verilog代碼免費下載

  資源簡介：實現(xiàn)簡單十六位加法器及測試程序 的verilog代碼

  標簽： verilog 十六位 加法器 代碼

  上傳時間： 2014-08-11

  上傳用戶：