實(shí)現(xiàn)簡單十六位加法器及測(cè)試程序 的verilog代碼
資源簡介：實(shí)現(xiàn)簡單十六位加法器及測(cè)試程序 的verilog代碼
上傳時(shí)間： 2014-08-11
上傳用戶：
資源簡介：實(shí)現(xiàn)十六位加法器，是書籍上配套的應(yīng)該可用
上傳時(shí)間： 2013-12-21
上傳用戶：alan-ee
資源簡介：基于CPLD/FPGA的十六位乘法器的VHDL實(shí)現(xiàn)
上傳時(shí)間： 2013-12-16
上傳用戶：qq1604324866
資源簡介：四位加法器，用OrCAD完成，可用于八位乃至十六位加法器的設(shè)計(jì)原型
上傳時(shí)間： 2015-09-07
上傳用戶：jcljkh
資源簡介：凌陽十六位單片機(jī)原理及應(yīng)用，可以學(xué)習(xí)和凌陽十六位單片機(jī)并進(jìn)行實(shí)驗(yàn)練習(xí)。
上傳時(shí)間： 2015-05-18
上傳用戶：jxgzzyy
資源簡介：8位超前進(jìn)位加法器 就是使各位的進(jìn)位直接由加數(shù)和被加數(shù)來決定，而不需要依賴低位進(jìn)位
上傳時(shí)間： 2016-04-25
上傳用戶：王小奇
資源簡介：XmlHelper子文件夾：XML Helper類庫及測(cè)試程序的所有源代碼及可執(zhí)行文件。
上傳時(shí)間： 2015-01-18
上傳用戶：qwe1234
資源簡介：ds1302的接口電路及應(yīng)用程序的詳細(xì)代碼.
上傳時(shí)間： 2014-11-22
上傳用戶：daguda
資源簡介：N位加法器源代碼，通用的，通過xilinx驗(yàn)證，希望對(duì)大家有用。
上傳時(shí)間： 2015-06-06
上傳用戶：zhangzhenyu
資源簡介：十六位超前進(jìn)位加法器，verilog HDL
上傳時(shí)間： 2015-09-21
上傳用戶：wff
資源簡介：題目：一位加法器的設(shè)計(jì) 試實(shí)現(xiàn)一個(gè)十進(jìn)制的1位數(shù)加法器，其中十進(jìn)制數(shù)編碼為8421碼。十進(jìn)制數(shù)加法可首先轉(zhuǎn)換為二進(jìn)制加法來執(zhí)行。然后，若得到的和大于9，則產(chǎn)生一個(gè)進(jìn)位值，并在得到的和值上加6(這是用來補(bǔ)足未使用的六種輸入組合)。 要求：（1）利用...
上傳時(shí)間： 2017-05-09
上傳用戶：明天明天明天
資源簡介：為了縮短加法電路運(yùn)行時(shí)間，提高FPGA運(yùn)行效率，利用選擇進(jìn)位算法和差額分組算法用硬件電路實(shí)現(xiàn)32位加法器，差額分組中的加法單元是利用一種改進(jìn)的超前進(jìn)位算法實(shí)現(xiàn)，選擇進(jìn)位算法可使不同的分組單元并行運(yùn)算，利用低位的運(yùn)算結(jié)果選擇高位的進(jìn)位為1或者進(jìn)位為...
上傳時(shí)間： 2013-12-19
上傳用戶：jshailingzzh
資源簡介：VHDL實(shí)現(xiàn)的超前進(jìn)位加法器
上傳時(shí)間： 2015-03-04
上傳用戶：leehom61
資源簡介：十六位的RSA加解密程序。程序中包括生成公鑰和私鑰的生成，加密部分和解密部分。
上傳時(shí)間： 2014-11-04
上傳用戶：372825274
資源簡介：臺(tái)灣凌陽十六位單片機(jī)簡單的A_D D_A的程序，對(duì)初學(xué)者有用。
上傳時(shí)間： 2013-12-17
上傳用戶：baitouyu
資源簡介：Ripple Adder: 16-bit 全加,半加及ripple adder的設(shè)計(jì)及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置進(jìn)位加法器的設(shè)計(jì)方案及VHDL程序 Carry Select Adder:16 Bits 進(jìn)位選擇加法器的設(shè)計(jì)方案及VHDL程序
上傳時(shí)間： 2015-05-13
上傳用戶：我們的船長
資源簡介：實(shí)現(xiàn)四位加法器的VHDL代碼，里面含有全加器的代碼
上傳時(shí)間： 2013-12-22
上傳用戶：stvnash
資源簡介：本文件提供了用verilog HDL語言實(shí)現(xiàn)的8位超前進(jìn)位加法器,充分說明了超前進(jìn)位加法器和普通加法器之間的區(qū)別.
上傳時(shí)間： 2013-12-17
上傳用戶：ynwbosss
資源簡介：一個(gè)超前進(jìn)位加法器的verilog實(shí)現(xiàn)，內(nèi)含測(cè)試文件，可以綜合，非常有參考價(jià)值
上傳時(shí)間： 2014-01-04
上傳用戶：stella2015
資源簡介：用verilog語言實(shí)現(xiàn)了一個(gè)8bit的超前進(jìn)位加法器，其中包括測(cè)試文件。
上傳時(shí)間： 2013-12-19
上傳用戶：alan-ee
資源簡介：超前進(jìn)位加法器得VHDL實(shí)現(xiàn)小點(diǎn)資料代碼
上傳時(shí)間： 2016-02-06
上傳用戶：gaojiao1999
資源簡介：8位加法器的實(shí)現(xiàn)，非流水線結(jié)構(gòu)，很不錯(cuò)。我測(cè)試過，效率比較高
上傳時(shí)間： 2016-04-25
上傳用戶：bcjtao
資源簡介：兩個(gè)4bit超前進(jìn)位加法器實(shí)現(xiàn)8bit加法器
上傳時(shí)間： 2016-06-20
上傳用戶：zhaiye
資源簡介：8位加法器的實(shí)現(xiàn)，仿真通過，并且包括仿真文件，在quartusii7.1下調(diào)試通過
上傳時(shí)間： 2016-06-30
上傳用戶：xuan‘nian
資源簡介：本系統(tǒng)采用凌陽十六位單片機(jī) SPCE061A 實(shí)現(xiàn)溫度控制，溫度信號(hào)由 PT1000 和 電壓放大電路提供。通過 PID 算法實(shí)現(xiàn)對(duì)電爐功率和水溫控制。同時(shí)，具有溫度數(shù)字 語音播報(bào)和顯示。
上傳時(shí)間： 2014-07-26
上傳用戶：小碼農(nóng)lz
資源簡介：SPCE061A是臺(tái)灣凌陽公司生產(chǎn)的一種新型的十六位單片機(jī)，該款單片機(jī)資源豐富，具有極高的性價(jià)比。它具有較高運(yùn)算速度；16位×16位的乘法運(yùn)算指令；具有DSP功能的內(nèi)積運(yùn)算指令；具有音頻處理功能。可以說SPCE061A是8位機(jī)價(jià)格，16位單片機(jī)性能。 本程序使用SPCE0...
上傳時(shí)間： 2014-01-01
上傳用戶：fxf126@126.com
資源簡介：十六位的除法器，采用verilog hdl
上傳時(shí)間： 2013-11-27
上傳用戶：kr770906
資源簡介：8位單片機(jī)實(shí)現(xiàn)十六位除法運(yùn)算，例如：51單片機(jī)實(shí)現(xiàn)算法
上傳時(shí)間： 2014-01-03
上傳用戶：evil
資源簡介：加法器是實(shí)現(xiàn)兩個(gè)二進(jìn)制數(shù)相加運(yùn)算的 基本單元電路。8 位加法器就是實(shí)現(xiàn)兩個(gè)8 位 二進(jìn)制相加,同時(shí)加上低位進(jìn)位的運(yùn)算電路。
上傳時(shí)間： 2016-12-29
上傳用戶：lx9076
資源簡介：實(shí)現(xiàn)一位加法器的設(shè)計(jì)，假設(shè)輸入?yún)?shù)為A,B，則輸出為A,B的和
上傳時(shí)間： 2017-01-02
上傳用戶：baiom
