您現在的位置是：蟲蟲下載站 > 資源下載 > VHDL/FPGA/Verilog

VHDL/FPGA/Verilog 8194個

basics of language vhdl , how it operates etc can be laernt

標簽: language operates basics laernt 發布者:fufuaihaitun上傳時間:2017-09-27
A VHDL program to simulate the behaviour of a device,

標簽: behaviour simulate program device 發布者:smashup上傳時間:2017-09-26
vhdl source vhdl source vhdl source vhdl source vhdl source vhdl source vhdl source vhdl source vhdl

標簽: source vhdl 發布者:z3021440上傳時間:2017-09-26
vhdl source vhdl source vhdl source vhdl source vhdl source vhdl source vhdl source vhdl source vhd

標簽: source vhdl vhd 發布者:yangbaochun上傳時間:2017-09-26
基于FPGA的直流電機的PWM控制和步進電機的細分驅動控制。使用VHDL語言編寫

標簽: FPGA VHDL PWM 直流電機發布者:wangcong200500上傳時間:2017-09-26
vhdl語言詳解

標簽: vhdl 語言發布者:cy_jing上傳時間:2017-09-26
電子系統設計實例設計語言VHDL 實驗儀器杭州康芯gw48eda 開發系統

標簽: VHDL eda 48 gw 發布者:A15117704533上傳時間:2017-09-26
bch 編碼和譯碼

標簽: bch 編碼譯碼發布者:Even_Moon上傳時間:2017-09-25
四人搶答器

標簽: 搶答器發布者:borisliuyuan上傳時間:2017-09-25
用VHDL設計四人搶答器,vhdl學習的基礎

標簽: VHDL vhdl 搶答器發布者:laoniu上傳時間:2017-09-25
Genode FX is a composition of hardware and software components that enable the creation of fully fl

標簽: composition components hardware creation 發布者:zxyxwd6上傳時間:2017-09-24
VHDL source codes of a 65xx compatible cpu core. Version 302.

標簽: compatible Version source codes 發布者:foreverNewcomer上傳時間:2017-09-24
VHDL source codes of the FPGA64, a fpga implementation of the C64 computer. Version for the c-one fp

標簽: the implementation computer Version 發布者:gdmichael上傳時間:2017-09-24
Verilog, c and asm source codes of the Minimig system, a fpga implementation of the Amiga computer.

標簽: implementation the computer Verilog 發布者:wodn76上傳時間:2017-09-24
自動售貨機模型

標簽: 自動售貨機模型發布者:wanglp094上傳時間:2017-09-24
基于FPGA的樂曲發生器設計

標簽: FPGA 發生器發布者:evenxyz上傳時間:2017-09-24
4位微處理器系統的頂層描述代碼

標簽: 微處理器系統代碼發布者:hlwang523上傳時間:2017-09-24
全加器仿真程序代碼

標簽: 全加器仿真程序代碼發布者:yiranshamaoer上傳時間:2017-09-24
加法器和全加器參考程序

標簽: 加法器全加器參考程序發布者:zhaoyanguangaaa上傳時間:2017-09-24
Interfacing to External Static Ram This module colntroller is for srams

標簽: Interfacing colntroller External Static 發布者:xinxinduan上傳時間:2017-09-24
基于verilog hdl的UART串口發送子程序。

標簽: verilog UART hdl 串口發送發布者:wuliaowenti上傳時間:2017-09-24
基于verilog hdl的UART串口接收子程序。

標簽: verilog UART hdl 串口接收發布者:zjqkpgz上傳時間:2017-09-24
簡易電子琴

標簽: 電子琴發布者:SLing2008上傳時間:2017-09-23
在數據的輸入過程中可完成并行數據和串行數據的轉換

標簽: 數據并行數據串行數據輸入發布者:pc1667pc1667上傳時間:2017-09-23
具有流水燈報點的數字鐘實驗含有報告

標簽: 流水燈數字實驗報告發布者:wwangllei上傳時間:2017-09-23
很多儀器都輸出同步時鐘

標簽: 儀器輸出時鐘發布者:reed2453上傳時間:2017-09-21
一個用vHDL語言編的同步程序

標簽: vHDL 語言程序發布者:yashashi上傳時間:2017-09-21
adder 4 + 4 bits, for use with a Altera, and 2 displays 7 segments

標簽: displays segments Altera adder 發布者:archimedes88上傳時間:2017-09-20
基于VHDL（verilog）語言的UART的設計與實現。全面模仿AVR的UART功能

標簽: UART verilog VHDL AVR 發布者:heyuyutu上傳時間:2017-09-20
基于ALTERA公司的NIOSII的I2C總線傳輸應用設計

標簽: ALTERA NIOSII I2C 總線傳輸發布者:horse2000上傳時間:2017-09-20

主站蜘蛛池模板：额尔古纳市| 南宫市| 朝阳县| 前郭尔| 新邵县| 当阳市| 文化| 太谷县| 凌海市| 安仁县| 德保县| 昆明市| 通渭县| 南乐县| 新昌县| 南溪县| 勃利县| 嘉黎县| 久治县| 栖霞市| 蒲江县| 弥渡县| 崇义县| 五莲县| 左贡县| 崇州市| 龙州县| 柳河县| 杨浦区| 武安市| 鄂温| 长沙县| 枞阳县| 岱山县| 吕梁市| 阳春市| 防城港市| 兰州市| 广饶县| 娄底市| 东乡族自治县|