亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現在的位置是:蟲蟲下載站 > 資源下載 > VHDL/FPGA/Verilog > 基于VHDL(verilog)語言的UART的設計與實現。全面模仿AVR的UART功能

基于VHDL(verilog)語言的UART的設計與實現。全面模仿AVR的UART功能

  • 資源大小:2005 K
  • 上傳時間: 2017-09-20
  • 上傳用戶:heyuyutu
  • 資源積分:2 下載積分
  • 標      簽: UART verilog VHDL AVR

資 源 簡 介

基于VHDL(verilog)語言的UART的設計與實現。全面模仿AVR的UART功能,與AVR直接實現接口調試。資料全面完整。

相 關 資 源

主站蜘蛛池模板: 温州市| 溧阳市| 岳西县| 南岸区| 晋城| 天镇县| 周口市| 湘潭市| 廊坊市| 溆浦县| 克什克腾旗| 阿拉尔市| 西安市| 元谋县| 西丰县| 新密市| 石屏县| 和政县| 侯马市| 青冈县| 天等县| 丹巴县| 大足县| 海南省| 和政县| 通河县| 菏泽市| 苍南县| 凉山| 达孜县| 金华市| 北海市| 大洼县| 黄陵县| 辉县市| 晴隆县| 呼和浩特市| 罗平县| 望江县| 阳东县| 康定县|