亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現在的位置是:蟲蟲下載站 > 資源下載 > VHDL/FPGA/Verilog > 基于VHDL(verilog)語言的UART的設計與實現。全面模仿AVR的UART功能

基于VHDL(verilog)語言的UART的設計與實現。全面模仿AVR的UART功能

  • 資源大小:2005 K
  • 上傳時間: 2017-09-20
  • 上傳用戶:heyuyutu
  • 資源積分:2 下載積分
  • 標      簽: UART verilog VHDL AVR

資 源 簡 介

基于VHDL(verilog)語言的UART的設計與實現。全面模仿AVR的UART功能,與AVR直接實現接口調試。資料全面完整。

相 關 資 源

主站蜘蛛池模板: 尉犁县| 巴南区| 潮州市| 凤翔县| 南岸区| 兴海县| 胶州市| 靖宇县| 黑水县| 定西市| 磴口县| 昌平区| 太仓市| 黑水县| 平顶山市| 南木林县| 益阳市| 沂水县| 丰台区| 剑河县| 巴南区| 大埔区| 洛扎县| 中阳县| 余江县| 丹寨县| 阳江市| 长子县| 桦甸市| 依安县| 九龙坡区| 通江县| 福海县| 阿尔山市| 凌海市| 德格县| 东源县| 奈曼旗| 广安市| 阳山县| 宽甸|