標簽: language operates basics laernt 發布者:fufuaihaitun上傳時間:2017-09-27
標簽: behaviour simulate program device 發布者:smashup上傳時間:2017-09-26
標簽: source vhdl vhd 發布者:yangbaochun上傳時間:2017-09-26
標簽: FPGA VHDL PWM 直流電機 發布者:wangcong200500上傳時間:2017-09-26
標簽: VHDL eda 48 gw 發布者:A15117704533上傳時間:2017-09-26
標簽: 搶答器 發布者:borisliuyuan上傳時間:2017-09-25
標簽: composition components hardware creation 發布者:zxyxwd6上傳時間:2017-09-24
標簽: compatible Version source codes 發布者:foreverNewcomer上傳時間:2017-09-24
標簽: the implementation computer Version 發布者:gdmichael上傳時間:2017-09-24
標簽: implementation the computer Verilog 發布者:wodn76上傳時間:2017-09-24
標簽: 全加器 仿真程序 代碼 發布者:yiranshamaoer上傳時間:2017-09-24
標簽: 加法器 全加器 參考程序 發布者:zhaoyanguangaaa上傳時間:2017-09-24
標簽: Interfacing colntroller External Static 發布者:xinxinduan上傳時間:2017-09-24
標簽: verilog UART hdl 串口發送 發布者:wuliaowenti上傳時間:2017-09-24
標簽: 數據 并行數據 串行數據 輸入 發布者:pc1667pc1667上傳時間:2017-09-23
標簽: displays segments Altera adder 發布者:archimedes88上傳時間:2017-09-20
