相 關 資 源

• 8位加法器的實現免費下載

  資源簡介：8位加法器的實現，非流水線結構，很不錯。我測試過，效率比較高

  標簽： 8位 加法器

  上傳時間： 2016-04-25

  上傳用戶：bcjtao

• 8位加法器的實現免費下載

  資源簡介：8位加法器的實現，仿真通過，并且包括仿真文件，在quartusii7.1下調試通過

  標簽： 8位 加法器

  上傳時間： 2016-06-30

  上傳用戶：xuan‘nian

• 加法器是實現兩個二進制數相加運算的 基本單元電路。8 位加法器就是實現兩個8 位 二進制相加,同時加上低位進位的運算電路。免費下載

  資源簡介：加法器是實現兩個二進制數相加運算的 基本單元電路。8 位加法器就是實現兩個8 位 二進制相加,同時加上低位進位的運算電路。

  標簽： 加法器 二進制數 二進制 運算

  上傳時間： 2016-12-29

  上傳用戶：lx9076

• 8位加法器的原代碼,主要內容下載看了就知道免費下載

  資源簡介：8位加法器的原代碼,主要內容下載看了就知道

  標簽： 8位 加法器 代碼

  上傳時間： 2013-12-16

  上傳用戶：思琦琦

• VHD設計實例8位加法器的設計分頻電路數字秒表的設計免費下載

  資源簡介：VHD設計實例8位加法器的設計分頻電路數字秒表的設計

  標簽： VHD 8位 設計實例 加法器

  上傳時間： 2014-08-10

  上傳用戶：yyq123456789

• 1 8位加法器的設計 2 分頻電路 3 數字秒表的設計免費下載

  資源簡介：1 8位加法器的設計 2 分頻電路 3 數字秒表的設計

  標簽： 8位 加法器 分頻電路 數字秒表

  上傳時間： 2014-01-02

  上傳用戶：hn891122

• 高達16位加法器的實現免費下載

  資源簡介：高達16位加法器的實現，工作環境在ISE，modesim，該例程較為詳細！

  標簽： 高達 加法器

  上傳時間： 2014-06-19

  上傳用戶：小寶愛考拉

• 這是用VHDL實現的8位加法器免費下載

  資源簡介：這是用VHDL實現的8位加法器，對新手有點幫助。

  標簽： VHDL 8位 加法器

  上傳時間： 2014-01-05

  上傳用戶：1079836864

• 實現四位加法器的VHDL代碼免費下載

  資源簡介：實現四位加法器的VHDL代碼，里面含有全加器的代碼

  標簽： VHDL 加法器 代碼

  上傳時間： 2013-12-22

  上傳用戶：stvnash

• 介紹8位加法器、分頻電路、數字秒表的PPT免費下載

  資源簡介：介紹8位加法器、分頻電路、數字秒表的PPT，帶源碼，解釋詳細，一步一步學習，是學習VHDL的好

  標簽： 8位 加法器 分頻電路

  上傳時間： 2013-12-23

  上傳用戶：Divine

• 一個超前進位加法器的Verilog實現免費下載

  資源簡介：一個超前進位加法器的Verilog實現，內含測試文件，可以綜合，非常有參考價值

  標簽： Verilog 進位 加法器

  上傳時間： 2014-01-04

  上傳用戶：stella2015

• 組合電路的設計8位加法器設計(ADD8.vhd)免費下載

  資源簡介：組合電路的設計8位加法器設計(ADD8.vhd)

  標簽： ADD vhd 組合電路 8位

  上傳時間： 2016-10-13

  上傳用戶：gonuiln

• 這兩個分別是8位乘法器的VHDL語言的實現免費下載

  資源簡介：這兩個分別是8位乘法器的VHDL語言的實現，并經過個人用QUARTUS的驗證，另外一個是奔騰處理器的設計思想

  標簽： VHDL 分 8位 乘法器

  上傳時間： 2016-12-26

  上傳用戶：kr770906

• 實現一位加法器的設計免費下載

  資源簡介：實現一位加法器的設計，假設輸入參數為A,B，則輸出為A,B的和

  標簽： 加法器

  上傳時間： 2017-01-02

  上傳用戶：baiom

• 8位加法器設計是經過我認真仿真與設計出來的 希望對有需要的人有幫助免費下載

  資源簡介：8位加法器設計是經過我認真仿真與設計出來的 希望對有需要的人有幫助

  標簽： 8位 加法器 仿真

  上傳時間： 2017-07-22

  上傳用戶：xg262122

• 8位加法器和減法器設計實習報告免費下載

  資源簡介：8位加法器和減法器設計實習報告

  標簽： 8位 加法器 減法器 實習報告

  上傳時間： 2013-10-22

  上傳用戶：sjyy1001

• 超前進位加法器的設計免費下載

  資源簡介：超前進位加法器的設計

  標簽： 進位 加法器

  上傳時間： 2013-10-19

  上傳用戶：shen_dafa

• 大學vhdl語言實驗大全,基于max-plus2平臺,內有8-3譯碼器,8位加法器,數字鐘免費下載

  資源簡介：大學vhdl語言實驗大全,基于max-plus2平臺,內有8-3譯碼器,8位加法器,數字鐘，數碼顯示，74ls138，8，4位計數器，d，rs觸發器，加法器，交通燈等，此原碼基于長江大學可編程器件實驗箱,如要運行在其他平臺上需要重新定義管腳

  標簽： max-plus vhdl 大學 加法器

  上傳時間： 2013-12-23

  上傳用戶：qiaoyue

• 11,13,16位超前進位加法器的Verilog HDL源代碼。免費下載

  資源簡介：11,13,16位超前進位加法器的Verilog HDL源代碼。

  標簽： Verilog HDL 11 13

  上傳時間： 2013-12-28

  上傳用戶：ouyangtongze

• Ripple Adder: 16-bit 全加,半加及ripple adder的設計及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置進位加法器的設計方免費下載

  資源簡介：Ripple Adder: 16-bit 全加,半加及ripple adder的設計及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置進位加法器的設計方案及VHDL程序 Carry Select Adder:16 Bits 進位選擇加法器的設計方案及VHDL程序

  標簽： Adder Ripple ripple Carry

  上傳時間： 2015-05-13

  上傳用戶：我們的船長

• 超前進位加法器的例子,包括源碼和測試文件,壓縮包,無密碼.免費下載

  資源簡介：超前進位加法器的例子,包括源碼和測試文件,壓縮包,無密碼.

  標簽： 進位 加法器 源碼 測試

  上傳時間： 2015-06-12

  上傳用戶：希醬大魔王

• 16位加法器的流水線計算,verilog代碼免費下載

  資源簡介：16位加法器的流水線計算,verilog代碼，用于FPGA平臺。

  標簽： verilog 加法器 代碼 流水線

  上傳時間： 2013-12-18

  上傳用戶：維子哥哥

• 8位加法器VHDL 8位加法器VHDL 8位加法器VHDL免費下載

  資源簡介：8位加法器VHDL 8位加法器VHDL 8位加法器VHDL

  標簽： VHDL 8位 加法器

  上傳時間： 2014-01-11

  上傳用戶：qq521

• 本程序是利用兩個4位二進制并行加法器通過級聯方式構成一個8位加法器。免費下載

  資源簡介：本程序是利用兩個4位二進制并行加法器通過級聯方式構成一個8位加法器。

  標簽： 加法器 程序 二進制 8位

  上傳時間： 2014-11-29

  上傳用戶：270189020

• 一個帶overflow功能的加法器的實現免費下載

  資源簡介：一個帶overflow功能的加法器的實現，采用Matlab+Simulink

  標簽： overflow 加法器

  上傳時間： 2013-12-05

  上傳用戶：小儒尼尼奧

• 8位加法器VHDL源程序免費下載

  資源簡介：8位加法器VHDL源程序，實驗題能夠在EDA開發系統中運行

  標簽： VHDL 8位 加法器 源程序

  上傳時間： 2013-12-29

  上傳用戶：jhksyghr

• 位加法器的verilog程序與4×4 乘法器的verilog描述?。。∶赓M下載

  資源簡介：位加法器的verilog程序與4×4 乘法器的verilog描述！??！

  標簽： verilog 加法器 乘法器 程序

  上傳時間： 2013-12-21

  上傳用戶：ruixue198909

• 基于選擇進位32位加法器的硬件電路實現免費下載

  資源簡介：為了縮短加法電路運行時間，提高FPGA運行效率，利用選擇進位算法和差額分組算法用硬件電路實現32位加法器，差額分組中的加法單元是利用一種改進的超前進位算法實現，選擇進位算法可使不同的分組單元并行運算，利用低位的運算結果選擇高位的進位為1或者進位為...

  標簽： 進位 加法器 硬件 電路實現

  上傳時間： 2013-12-19

  上傳用戶：jshailingzzh

• 一位加法器免費下載

  資源簡介：題目：一位加法器的設計 試實現一個十進制的1位數加法器，其中十進制數編碼為8421碼。十進制數加法可首先轉換為二進制加法來執行。然后，若得到的和大于9，則產生一個進位值，并在得到的和值上加6(這是用來補足未使用的六種輸入組合)。 要求：（1）利用...

  標簽： 加法器

  上傳時間： 2017-05-09

  上傳用戶：明天明天明天

• 四位加法器免費下載

  資源簡介：四位加法器，用OrCAD完成，可用于八位乃至十六位加法器的設計原型

  標簽： 加法器

  上傳時間： 2015-09-07

  上傳用戶：jcljkh