有用的verilog hdl實(shí)驗(yàn)用程序 配有截圖
資源簡(jiǎn)介：有用的verilog hdl實(shí)驗(yàn)用程序 配有截圖
上傳時(shí)間： 2013-12-23
上傳用戶(hù)：zhyiroy
資源簡(jiǎn)介：很有用的IC卡讀寫(xiě)程序. 包括原理圖,原代碼.
上傳時(shí)間： 2015-07-13
上傳用戶(hù)：z754970244
資源簡(jiǎn)介：匯編語(yǔ)言的實(shí)驗(yàn)報(bào)告、順序程序的設(shè)計(jì)、內(nèi)有程序、截圖、設(shè)計(jì)過(guò)程、
上傳時(shí)間： 2016-08-22
上傳用戶(hù)：372825274
資源簡(jiǎn)介：我用過(guò)的verilog hdl寫(xiě)的SDRAM core源程序,經(jīng)過(guò)測(cè)試應(yīng)用
上傳時(shí)間： 2015-03-31
上傳用戶(hù)：15071087253
資源簡(jiǎn)介：用AT89C52并口連接LM128645液晶塊的有用的汽車(chē)ABS故障檢測(cè)儀程序,LM128645總共20管腳.
上傳時(shí)間： 2014-08-25
上傳用戶(hù)：haohaoxuexi
資源簡(jiǎn)介：用一位全加器組成四位全加器. 所用語(yǔ)言是verilog hdl. 主要用在加法器的設(shè)計(jì)中。
上傳時(shí)間： 2015-05-02
上傳用戶(hù)：zukfu
資源簡(jiǎn)介：是關(guān)于dct的verilog hdl源代碼和測(cè)試程序
上傳時(shí)間： 2014-06-15
上傳用戶(hù)：四只眼
資源簡(jiǎn)介：王金明的verilog hdl程序集合，包含各個(gè)常用的程序
上傳時(shí)間： 2013-11-26
上傳用戶(hù)：星仔
資源簡(jiǎn)介：用于生成GF(2^m)有限域中乘法器的verilog hdl源文件的C程序
上傳時(shí)間： 2016-01-15
上傳用戶(hù)：王楚楚
資源簡(jiǎn)介：用于生成GF(2^m)有限域中常數(shù)乘法器的verilog hdl源文件的C程序
上傳時(shí)間： 2016-01-15
上傳用戶(hù)：chenbhdt
資源簡(jiǎn)介：用于生成GF(2^m)有限域元素求逆器的verilog hdl源文件的C程序
上傳時(shí)間： 2014-01-13
上傳用戶(hù)：gyq
資源簡(jiǎn)介：VGA實(shí)驗(yàn)的verilog hdl代碼用于FPGA
上傳時(shí)間： 2014-12-07
上傳用戶(hù)：天涯
資源簡(jiǎn)介：LVDS的應(yīng)用的verilog hdl例子程序，由altera公司提供。
上傳時(shí)間： 2013-12-31
上傳用戶(hù)：lvzhr
資源簡(jiǎn)介：I2C to GPIO Port expander的verilog hdl 程序原碼，直接可在Quartus環(huán)境下運(yùn)行。
上傳時(shí)間： 2016-05-19
上傳用戶(hù)：1427796291
資源簡(jiǎn)介：SDRAM的verilog hdl程序，適合DE2開(kāi)發(fā)板，和TRDB-LCM顯示器，很好哦
上傳時(shí)間： 2014-01-03
上傳用戶(hù)：skfreeman
資源簡(jiǎn)介：包含了四位計(jì)數(shù)器等基本數(shù)字模塊的的verilog hdl程序代碼,該功能實(shí)現(xiàn),可以直接利用DC進(jìn)行綜合,得到硬件電路,亦能夠轉(zhuǎn)換成Vhdl語(yǔ)言進(jìn)行綜合
上傳時(shí)間： 2013-12-19
上傳用戶(hù)：hopy
資源簡(jiǎn)介：BCD編碼的verilog hdl程序，能夠?qū)崿F(xiàn)BCD編碼與卷積碼。
上傳時(shí)間： 2014-02-18
上傳用戶(hù)：yyq123456789
資源簡(jiǎn)介：FPGA開(kāi)發(fā)入門(mén)的verilog hdl程序---流水燈,真實(shí)可用，驗(yàn)證通過(guò)，工程環(huán)境為Altera Quartus
上傳時(shí)間： 2016-09-01
上傳用戶(hù)：VRMMO
資源簡(jiǎn)介：FPGA開(kāi)發(fā)入門(mén)的verilog hdl程序2---梁祝音樂(lè)播放,真實(shí)可用，驗(yàn)證通過(guò)，工程環(huán)境為Altera Quartus II
上傳時(shí)間： 2014-01-09
上傳用戶(hù)：Altman
資源簡(jiǎn)介：（219）卷積編碼的verilog hdl源代碼,很有用的啊,
上傳時(shí)間： 2016-09-01
上傳用戶(hù)：Late_Li
資源簡(jiǎn)介：步進(jìn)電機(jī)位置系統(tǒng) 步進(jìn)電機(jī)位置系統(tǒng)block symbol file 步進(jìn)電機(jī)位置系統(tǒng)的verilog hdl程序設(shè)計(jì) 已編譯通過(guò)
上傳時(shí)間： 2014-01-03
上傳用戶(hù)：維子哥哥
資源簡(jiǎn)介：FPGA與PC串口通信的verilog hdl 程序
上傳時(shí)間： 2016-11-16
上傳用戶(hù)：whenfly
資源簡(jiǎn)介：VGA的verilog hdl 程序，完成顯示長(zhǎng)條狀顯示不同顏色
上傳時(shí)間： 2017-01-02
上傳用戶(hù)：xsnjzljj
資源簡(jiǎn)介：本程序包含：EEPROM的功能模型(eeprom.v)、讀/寫(xiě)EEPROM的verilog hdl 行為模塊（eeprom_wr.v）、信號(hào)產(chǎn)生模塊（signal.v）和頂層模塊(top.v) ，這樣可以有一個(gè)完整的EEPROM的控制模塊和測(cè)試文件，本文件通過(guò)測(cè)試。
上傳時(shí)間： 2017-01-22
上傳用戶(hù)：lanjisu111
資源簡(jiǎn)介：基于FPGA的反應(yīng)時(shí)間測(cè)試機(jī)verilog hdl實(shí)驗(yàn)，適合感興趣的學(xué)習(xí)者學(xué)習(xí)，可以提高自己的能力，大家可以多交流哈
上傳時(shí)間： 2022-05-20
上傳用戶(hù)：20125101110
資源簡(jiǎn)介：附件是一個(gè)很有用的溫度傳感器測(cè)溫程序，是用C 編制的．
上傳時(shí)間： 2014-08-15
上傳用戶(hù)：2404
資源簡(jiǎn)介：占用資源少的verilog hdl uart接口；采用固定波特率115200，可以修改程序中的分頻來(lái)修改波特率，模式為1個(gè)啟始位，8位數(shù)據(jù)位，1個(gè)停止位；帶1字節(jié)緩存；當(dāng)緩存空時(shí)輸出空信號(hào)
上傳時(shí)間： 2013-12-28
上傳用戶(hù)：kikye
資源簡(jiǎn)介：DSP2812的外部RAM實(shí)驗(yàn)測(cè)試程序，很好用的！
上傳時(shí)間： 2016-03-25
上傳用戶(hù)：Divine
資源簡(jiǎn)介：一個(gè)有用的分子動(dòng)力學(xué)小輔助程序，用于計(jì)算分子間的勢(shì)函數(shù),跟lammps合起來(lái)用
上傳時(shí)間： 2014-01-06
上傳用戶(hù)：笨小孩
資源簡(jiǎn)介：基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的verilog hdl源碼，其功能主要有：時(shí)間設(shè)置，時(shí)間顯示，跑表，分頻，日期設(shè)置，日期顯示等
上傳時(shí)間： 2013-08-18
上傳用戶(hù)：問(wèn)題問(wèn)題
