亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現在的位置是:蟲蟲下載站 > 資源下載 > 教程資料 > 基于FPGA的多功能數字鐘的設計與實現 內附有詳盡的Verilog HDL源碼

基于FPGA的多功能數字鐘的設計與實現 內附有詳盡的Verilog HDL源碼

  • 資源大小:3216 K
  • 上傳時間: 2013-08-18
  • 上傳用戶:baorong216
  • 資源積分:2 下載積分
  • 標      簽: Verilog FPGA HDL 多功能

資 源 簡 介

基于FPGA的多功能數字鐘的設計與實現 內附有詳盡的Verilog HDL源碼,其功能主要有:時間設置,時間顯示,跑表,分頻,日期設置,日期顯示等

相 關 資 源

主站蜘蛛池模板: 衡南县| 新化县| 江达县| 个旧市| 合阳县| 常德市| 平山县| 苗栗市| 黔江区| 民权县| 黑水县| 子洲县| 方正县| 库车县| 丹江口市| 建湖县| 彰化市| 金溪县| 名山县| 望城县| 德兴市| 白城市| 临颍县| 观塘区| 科尔| 天水市| 辉县市| 基隆市| 九江县| 白沙| 威宁| 滦平县| 浦城县| 华池县| 屯留县| 岳普湖县| 阳新县| 芷江| 河间市| 凤台县| 雅江县|