亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現在的位置是:蟲蟲下載站 > 資源下載 > VHDL/FPGA/Verilog > 占用資源少的verilog HDL uart接口;采用固定波特率115200

占用資源少的verilog HDL uart接口;采用固定波特率115200

  • 資源大?。?/b>3 K
  • 上傳時間: 2013-12-28
  • 上傳用戶:ebay321
  • 資源積分:2 下載積分
  • 標      簽: verilog 115200 uart HDL

資 源 簡 介

占用資源少的verilog HDL uart接口;采用固定波特率115200,可以修改程序中的分頻來修改波特率,模式為1個啟始位,8位數據位,1個停止位;帶1字節(jié)緩存;當緩存空時輸出空信號

相 關 資 源

主站蜘蛛池模板: 育儿| 江津市| 元阳县| 娄烦县| 南宫市| 安丘市| 西平县| 荣昌县| 广安市| 梅河口市| 新巴尔虎右旗| 舞阳县| 太仓市| 湘潭市| 兰溪市| 称多县| 明溪县| 琼中| 小金县| 江陵县| 桃源县| 运城市| 龙陵县| 沁阳市| 文水县| 吴桥县| 晋城| 西青区| 瑞昌市| 南陵县| 余江县| 靖远县| 准格尔旗| 寿宁县| 阿拉善盟| 娄底市| 德兴市| 威远县| 辉县市| 八宿县| 炉霍县|