相 關 資 源

• 算術處理器的VERILOG hdl的源代碼免費下載

  資源簡介：算術處理器的VERILOG hdl的源代碼

  標簽： VERILOG hdl 算術 處理器

  上傳時間： 2016-01-07

  上傳用戶：bjgaofei

• 經典的VERILOG hdl的48個案例免費下載

  資源簡介：經典的VERILOG hdl的48個案例，希望大家喜歡！

  標簽： VERILOG hdl 案例

  上傳時間： 2013-12-22

  上傳用戶：familiarsmile

• 11,13,16位超前進位加法器的VERILOG hdl源代碼。免費下載

  資源簡介：11,13,16位超前進位加法器的VERILOG hdl源代碼。

  標簽： VERILOG hdl 11 13

  上傳時間： 2013-12-28

  上傳用戶：ouyangtongze

• 是關于dct的VERILOG hdl源代碼和測試程序免費下載

  資源簡介：是關于dct的VERILOG hdl源代碼和測試程序

  標簽： VERILOG dct hdl 源代碼

  上傳時間： 2014-06-15

  上傳用戶：四只眼

• 通用串行異步收發器8251的VERILOG hdl源代碼,經過仿真驗證。免費下載

  資源簡介：通用串行異步收發器8251的VERILOG hdl源代碼,經過仿真驗證。

  標簽： VERILOG 8251 hdl 串行

  上傳時間： 2015-11-21

  上傳用戶：lizhizheng88

• ps2接口的VERILOG hdl源代碼免費下載

  資源簡介：ps2接口的VERILOG hdl源代碼

  標簽： VERILOG ps2 hdl 接口

  上傳時間： 2016-01-07

  上傳用戶：杜瑩12345

• eeprom的VERILOG hdl源代碼免費下載

  資源簡介：eeprom的VERILOG hdl源代碼，含eeprom的讀寫！Quartus II5.0平臺測試通過！

  標簽： VERILOG eeprom hdl 源代碼

  上傳時間： 2013-12-19

  上傳用戶：BOBOniu

• 4 digital LED dynamic display的VERILOG hdl源代碼免費下載

  資源簡介：4 digital LED dynamic display的VERILOG hdl源代碼，它能動態的顯示4位數，為FPGA 的DEBUG 提供便利，非常經典，簡單易懂，并且經過了Modelsim/ISE/FPGA(XC3S250ETQ144)驗證和實現，好的行為模型就應該大家分享。

  標簽： digital VERILOG dynamic display

  上傳時間： 2016-04-12

  上傳用戶：壞天使kk

• 通用串行異步收發器8251的VERILOG hdl源代碼.doc免費下載

  資源簡介：通用串行異步收發器8251的VERILOG hdl源代碼.doc

  標簽： VERILOG 8251 hdl

  上傳時間： 2013-12-24

  上傳用戶：xg262122

• （219）卷積編碼的VERILOG hdl源代碼,很有用的啊,免費下載

  資源簡介：（219）卷積編碼的VERILOG hdl源代碼,很有用的啊,

  標簽： VERILOG 219 hdl 卷積

  上傳時間： 2016-09-01

  上傳用戶：Late_Li

• 實現十字路口簡單交通燈的VERILOG hdl源代碼,可以實現免費下載

  資源簡介：實現十字路口簡單交通燈的VERILOG hdl源代碼,可以實現

  標簽： VERILOG hdl 十字路口 交通燈

  上傳時間： 2013-12-17

  上傳用戶：plsee

• 基于FPGA的多功能數字鐘的設計與實現 內附有詳盡的VERILOG hdl源碼免費下載

  資源簡介：基于FPGA的多功能數字鐘的設計與實現 內附有詳盡的VERILOG hdl源碼，其功能主要有：時間設置，時間顯示，跑表，分頻，日期設置，日期顯示等

  標簽： VERILOG FPGA hdl 多功能

  上傳時間： 2013-08-18

  上傳用戶：問題問題

• 用于計算CRC的VERILOG hdl源碼免費下載

  資源簡介：用于計算CRC的VERILOG hdl源碼

  標簽： VERILOG CRC hdl 計算

  上傳時間： 2015-02-07

  上傳用戶：569342831

• 我用過的VERILOG hdl寫的SDRAM core源程序,經過測試應用免費下載

  資源簡介：我用過的VERILOG hdl寫的SDRAM core源程序,經過測試應用

  標簽： VERILOG SDRAM core hdl

  上傳時間： 2015-03-31

  上傳用戶：15071087253

• 基于地址總線接口的四倍頻編碼器信號接口的 FPGA實現 VERILOG hdl的免費下載

  資源簡介：基于地址總線接口的四倍頻編碼器信號接口的 FPGA實現 VERILOG hdl的

  標簽： VERILOG FPGA hdl 接口

  上傳時間： 2014-08-12

  上傳用戶：ayfeixiao

• FPGA/CPLD應用,uart的VERILOG hdl原碼免費下載

  資源簡介：FPGA/CPLD應用,uart的VERILOG hdl原碼

  標簽： VERILOG FPGA CPLD uart

  上傳時間： 2013-12-28

  上傳用戶：lizhizheng88

• VERILOG hdl的PLI子程序接口免費下載

  資源簡介：VERILOG hdl的PLI子程序接口，用于與用戶C程序在2個方向上傳輸數據，可用xilinx ISE，quartusii或modelsim仿真，

  標簽： VERILOG hdl PLI 程序接口

  上傳時間： 2013-12-09

  上傳用戶：kr770906

• 第一章 數字信號處理、計算、程序、 算法和硬線邏輯的基本概念 第二章 VERILOG hdl設計方法概述 第三章 VERILOG hdl的基本語法 第四章 不同抽象級別的VERILOG hdl免費下載

  資源簡介：第一章 數字信號處理、計算、程序、 算法和硬線邏輯的基本概念 第二章 VERILOG hdl設計方法概述 第三章 VERILOG hdl的基本語法 第四章 不同抽象級別的VERILOG hdl模型 第五章 基本運算邏輯和它們的VERILOG hdl模型 第六章 運算和數據流動控制邏輯

  標簽： VERILOG hdl 數字信號處理 基本概念

  上傳時間： 2014-01-27

  上傳用戶：sclyutian

• 王金明的VERILOG hdl程序集合免費下載

  資源簡介：王金明的VERILOG hdl程序集合，包含各個常用的程序

  標簽： VERILOG hdl 程序

  上傳時間： 2013-11-26

  上傳用戶：星仔

• 基于VERILOG-hdl的硬件電路的實現 9.1 簡單的可編程單脈沖發生器 　　9.1.1 由系統功能描述時序關系 　　9.1.2 流程圖的設計 　　9.1.3 系統功能描述 　　免費下載

  資源簡介：基于VERILOG-hdl的硬件電路的實現 9.1 簡單的可編程單脈沖發生器 　　9.1.1 由系統功能描述時序關系 　　9.1.2 流程圖的設計 　　9.1.3 系統功能描述 　　9.1.4 邏輯框圖 　　9.1.5 延時模塊的詳細描述及仿真 　　9.1.6 功能模塊VERILOG-hdl描述...

  標簽： VERILOG-hdl 9.1 功能描述

  上傳時間： 2015-09-16

  上傳用戶：chfanjiang

• 基于VERILOG-hdl的硬件電路的實現 9.2 具有LCD顯示單元的可編程單脈沖發生器 　　9.2.1 LCD顯示單元的工作原理 　　9.2.2 顯示邏輯設計的思路與流程 　　9.免費下載

  資源簡介：基于VERILOG-hdl的硬件電路的實現 9.2 具有LCD顯示單元的可編程單脈沖發生器 　　9.2.1 LCD顯示單元的工作原理 　　9.2.2 顯示邏輯設計的思路與流程 　　9.2.3 LCD顯示單元的硬件實現 　　9.2.4 可編程單脈沖數據的BCD碼化 　　9.2.5 task的使用...

  標簽： VERILOG-hdl LCD 9.2 顯示單元

  上傳時間： 2014-06-23

  上傳用戶：xc216

• 基于VERILOG-hdl的硬件電路的實現 9.3 脈沖計數與顯示 　　9.3.1 脈沖計數器的工作原理 　　9.3.2 計數模塊的設計與實現 　　9.3.3 parameter的使用免費下載

  資源簡介：基于VERILOG-hdl的硬件電路的實現 9.3 脈沖計數與顯示 　　9.3.1 脈沖計數器的工作原理 　　9.3.2 計數模塊的設計與實現 　　9.3.3 parameter的使用方法 　　9.3.4 repeat循環語句的使用方法 　　9.3.5 系統函數$random的使用方法 　　9.3.6 脈...

  標簽： VERILOG-hdl parameter 9.3 硬件電路

  上傳時間： 2013-12-14

  上傳用戶：jeffery

• 基于VERILOG-hdl的硬件電路的實現 9.4 脈沖頻率的測量與顯示 　　9.4.1 脈沖頻率的測量原理 　　9.4.2 頻率計的工作原理 　　9.4.3 頻率測量模塊的設計與實現免費下載

  資源簡介：基于VERILOG-hdl的硬件電路的實現 9.4 脈沖頻率的測量與顯示 　　9.4.1 脈沖頻率的測量原理 　　9.4.2 頻率計的工作原理 　　9.4.3 頻率測量模塊的設計與實現 　　9.4.4 while循環語句的使用方法 　　9.4.5 門控信號發生模塊的設計與實現 　　9...

  標簽： VERILOG-hdl 9.4 脈沖 頻率

  上傳時間： 2013-12-01

  上傳用戶：frank1234

• 基于VERILOG-hdl的硬件電路的實現 9.5 脈沖周期的測量與顯示 　　9.5.1 脈沖周期的測量原理 　　9.5.2 周期計的工作原理 　　9.5.3 周期測量模塊的設計與實現免費下載

  資源簡介：基于VERILOG-hdl的硬件電路的實現 9.5 脈沖周期的測量與顯示 　　9.5.1 脈沖周期的測量原理 　　9.5.2 周期計的工作原理 　　9.5.3 周期測量模塊的設計與實現 　　9.5.4 forever循環語句的使用方法 　　9.5.5 disable禁止語句的使用方法 　　9....

  標簽： VERILOG-hdl 周期 9.5 脈沖

  上傳時間： 2015-09-16

  上傳用戶：皇族傳媒

• 基于VERILOG-hdl的硬件電路的實現 9.6 脈沖高電平和低電平持續時間的測量與顯示 　　9.6.1 脈沖高電平和低電平持續時間測量的工作原理 　　9.6.2 高低電平持續時間測量模免費下載

  資源簡介：基于VERILOG-hdl的硬件電路的實現 9.6 脈沖高電平和低電平持續時間的測量與顯示 　　9.6.1 脈沖高電平和低電平持續時間測量的工作原理 　　9.6.2 高低電平持續時間測量模塊的設計與實現 　　9.6.3 改進型高低電平持續時間測量模塊的設計與實現 　　...

  標簽： VERILOG-hdl 低電平 9.6 時間測量

  上傳時間： 2013-11-30

  上傳用戶：chenlong

• 基于VERILOG-hdl的硬件電路的實現 9.7 步進電機的控制 　　9.7.1 步進電機驅動的邏輯符號 　　9.7.2 步進電機驅動的時序圖 　　9.7.3 步進電機驅動的邏輯框圖免費下載

  資源簡介：基于VERILOG-hdl的硬件電路的實現 9.7 步進電機的控制 　　9.7.1 步進電機驅動的邏輯符號 　　9.7.2 步進電機驅動的時序圖 　　9.7.3 步進電機驅動的邏輯框圖 　　9.7.4 計數模塊的設計與實現 　　9.7.5 譯碼模塊的設計與實現 　　9.7.6 步進電...

  標簽： VERILOG-hdl 步進電機驅動 9.7 硬件電路

  上傳時間： 2014-01-23

  上傳用戶：拔絲土豆

• 基于VERILOG-hdl的硬件電路的實現 9.8 基于256點陣的漢字顯示 　　9.8.1 單個靜止漢字顯示的設計原理及其仿真實現 　　9.8.2 單個靜止漢字顯示的硬件實現 　　9免費下載

  資源簡介：基于VERILOG-hdl的硬件電路的實現 9.8 基于256點陣的漢字顯示 　　9.8.1 單個靜止漢字顯示的設計原理及其仿真實現 　　9.8.2 單個靜止漢字顯示的硬件實現 　　9.8.3 多個靜止漢字顯示的設計原理及其硬件實現 　　9.8.4 單個運動漢字顯示的設計原理...

  標簽： VERILOG-hdl 漢字顯示 9.8 256

  上傳時間： 2013-12-31

  上傳用戶：l254587896

• 基本運算邏輯和它們的VERILOG hdl模型免費下載

  資源簡介：基本運算邏輯和它們的VERILOG hdl模型

  標簽： VERILOG hdl 運算 模型

  上傳時間： 2015-09-17

  上傳用戶：qw12

• aes算法的VERILOG hdl實現免費下載

  資源簡介：aes算法的VERILOG hdl實現，供給大家作為參考 。

  標簽： VERILOG aes hdl 算法

  上傳時間： 2013-12-18

  上傳用戶：gundan

• 基于FPGA的2048點FFT的VERILOG實現的源代碼。免費下載

  資源簡介：基于FPGA的2048點FFT的VERILOG實現的源代碼。

  標簽： VERILOG FPGA 2048 FFT

  上傳時間： 2014-12-02

  上傳用戶：GavinNeko