相 關 資 源

• 基于Verilog-HDL的硬件電路的實現 9.1 簡單的可編程單脈沖發生器 　　9.1.1 由系統功能描述時序關系 　　9.1.2 流程圖的設計 　　9.1.3 系統功能描述 　　免費下載

  資源簡介：基于Verilog-HDL的硬件電路的實現 9.1 簡單的可編程單脈沖發生器 　　9.1.1 由系統功能描述時序關系 　　9.1.2 流程圖的設計 　　9.1.3 系統功能描述 　　9.1.4 邏輯框圖 　　9.1.5 延時模塊的詳細描述及仿真 　　9.1.6 功能模塊Verilog-HDL描述...

  標簽： Verilog-HDL 9.1 功能描述

  上傳時間： 2015-09-16

  上傳用戶：chfanjiang

• 基于Verilog-HDL的硬件電路的實現 9.2 具有LCD顯示單元的可編程單脈沖發生器 　　9.2.1 LCD顯示單元的工作原理 　　9.2.2 顯示邏輯設計的思路與流程 　　9.免費下載

  資源簡介：基于Verilog-HDL的硬件電路的實現 9.2 具有LCD顯示單元的可編程單脈沖發生器 　　9.2.1 LCD顯示單元的工作原理 　　9.2.2 顯示邏輯設計的思路與流程 　　9.2.3 LCD顯示單元的硬件實現 　　9.2.4 可編程單脈沖數據的BCD碼化 　　9.2.5 task的使用...

  標簽： Verilog-HDL LCD 9.2 顯示單元

  上傳時間： 2014-06-23

  上傳用戶：xc216

• 具有LCD顯示單元的可編程單脈沖發生器的硬件實現免費下載

  資源簡介：具有LCD顯示單元的可編程單脈沖發生器的硬件實現

  標簽： LCD 顯示單元 可編程 單脈沖

  上傳時間： 2016-08-30

  上傳用戶：lifangyuan12

• 基于Verilog-HDL的硬件電路的實現 9.3 脈沖計數與顯示 　　9.3.1 脈沖計數器的工作原理 　　9.3.2 計數模塊的設計與實現 　　9.3.3 parameter的使用免費下載

  資源簡介：基于Verilog-HDL的硬件電路的實現 9.3 脈沖計數與顯示 　　9.3.1 脈沖計數器的工作原理 　　9.3.2 計數模塊的設計與實現 　　9.3.3 parameter的使用方法 　　9.3.4 repeat循環語句的使用方法 　　9.3.5 系統函數$random的使用方法 　　9.3.6 脈...

  標簽： Verilog-HDL parameter 9.3 硬件電路

  上傳時間： 2013-12-14

  上傳用戶：jeffery

• 基于Verilog-HDL的硬件電路的實現 9.4 脈沖頻率的測量與顯示 　　9.4.1 脈沖頻率的測量原理 　　9.4.2 頻率計的工作原理 　　9.4.3 頻率測量模塊的設計與實現免費下載

  資源簡介：基于Verilog-HDL的硬件電路的實現 9.4 脈沖頻率的測量與顯示 　　9.4.1 脈沖頻率的測量原理 　　9.4.2 頻率計的工作原理 　　9.4.3 頻率測量模塊的設計與實現 　　9.4.4 while循環語句的使用方法 　　9.4.5 門控信號發生模塊的設計與實現 　　9...

  標簽： Verilog-HDL 9.4 脈沖 頻率

  上傳時間： 2013-12-01

  上傳用戶：frank1234

• 基于Verilog-HDL的硬件電路的實現 9.5 脈沖周期的測量與顯示 　　9.5.1 脈沖周期的測量原理 　　9.5.2 周期計的工作原理 　　9.5.3 周期測量模塊的設計與實現免費下載

  資源簡介：基于Verilog-HDL的硬件電路的實現 9.5 脈沖周期的測量與顯示 　　9.5.1 脈沖周期的測量原理 　　9.5.2 周期計的工作原理 　　9.5.3 周期測量模塊的設計與實現 　　9.5.4 forever循環語句的使用方法 　　9.5.5 disable禁止語句的使用方法 　　9....

  標簽： Verilog-HDL 周期 9.5 脈沖

  上傳時間： 2015-09-16

  上傳用戶：皇族傳媒

• 基于Verilog-HDL的硬件電路的實現 9.6 脈沖高電平和低電平持續時間的測量與顯示 　　9.6.1 脈沖高電平和低電平持續時間測量的工作原理 　　9.6.2 高低電平持續時間測量模免費下載

  資源簡介：基于Verilog-HDL的硬件電路的實現 9.6 脈沖高電平和低電平持續時間的測量與顯示 　　9.6.1 脈沖高電平和低電平持續時間測量的工作原理 　　9.6.2 高低電平持續時間測量模塊的設計與實現 　　9.6.3 改進型高低電平持續時間測量模塊的設計與實現 　　...

  標簽： Verilog-HDL 低電平 9.6 時間測量

  上傳時間： 2013-11-30

  上傳用戶：chenlong

• 基于Verilog-HDL的硬件電路的實現 9.7 步進電機的控制 　　9.7.1 步進電機驅動的邏輯符號 　　9.7.2 步進電機驅動的時序圖 　　9.7.3 步進電機驅動的邏輯框圖免費下載

  資源簡介：基于Verilog-HDL的硬件電路的實現 9.7 步進電機的控制 　　9.7.1 步進電機驅動的邏輯符號 　　9.7.2 步進電機驅動的時序圖 　　9.7.3 步進電機驅動的邏輯框圖 　　9.7.4 計數模塊的設計與實現 　　9.7.5 譯碼模塊的設計與實現 　　9.7.6 步進電...

  標簽： Verilog-HDL 步進電機驅動 9.7 硬件電路

  上傳時間： 2014-01-23

  上傳用戶：拔絲土豆

• 基于Verilog-HDL的硬件電路的實現 9.8 基于256點陣的漢字顯示 　　9.8.1 單個靜止漢字顯示的設計原理及其仿真實現 　　9.8.2 單個靜止漢字顯示的硬件實現 　　9免費下載

  資源簡介：基于Verilog-HDL的硬件電路的實現 9.8 基于256點陣的漢字顯示 　　9.8.1 單個靜止漢字顯示的設計原理及其仿真實現 　　9.8.2 單個靜止漢字顯示的硬件實現 　　9.8.3 多個靜止漢字顯示的設計原理及其硬件實現 　　9.8.4 單個運動漢字顯示的設計原理...

  標簽： Verilog-HDL 漢字顯示 9.8 256

  上傳時間： 2013-12-31

  上傳用戶：l254587896

• 基于Verilog-HDL的硬件電路的實現 9.4 脈沖頻率的測量與顯示免費下載

  資源簡介：基于Verilog-HDL的硬件電路的實現 9.4 脈沖頻率的測量與顯示

  標簽： Verilog-HDL 9.4 硬件電路 測量

  上傳時間： 2013-12-27

  上傳用戶：wangchong

• 闡述了基于TM S320VC5402DSP 實現信號發生器的設計原理和實現方法, 詳細介紹了所設計的信號發生器的 硬件電路結構和程序設計流程圖。免費下載

  資源簡介：闡述了基于TM S320VC5402DSP 實現信號發生器的設計原理和實現方法, 詳細介紹了所設計的信號發生器的 硬件電路結構和程序設計流程圖。

  標簽： S320 5402 320 DSP

  上傳時間： 2014-01-17

  上傳用戶：luopoguixiong

• 基于verilog HDL的自動售貨機控制電路設計: 可以對5種不同種類的貨物進行自動售貨,價格分別為A=1.00,B=1.50,C=1.80,D=3.10,E=5.00 。售貨機可以接受1元,5角免費下載

  資源簡介：基于verilog HDL的自動售貨機控制電路設計: 可以對5種不同種類的貨物進行自動售貨,價格分別為A=1.00,B=1.50,C=1.80,D=3.10,E=5.00 。售貨機可以接受1元,5角,1角三種硬幣(即有三種輸入信號IY,IWJ,IYJ),并且在一個3位7段LED(二位代表元,一位代表角)顯示以投入...

  標簽： verilog 1.00 1.50 1.80

  上傳時間： 2016-07-12

  上傳用戶：lanwei

• 針對Xilinx公司FPGA的硬件電路原理與具體實現方法免費下載

  資源簡介：文章介紹了系統的硬件電路原理與具體實現方法，其中主要包括載波恢\r\n復電路，PN 碼捕獲電路和跟蹤電路，并針對Xilinx 公司FPGA 的特點，對各電\r\n路的實現進行優化設計，在不影響系統穩定性和精度的前提下，減少硬件資源\r\n消耗，提高硬件利用率。設計利...

  標簽： Xilinx FPGA 硬件 電路原理

  上傳時間： 2013-08-09

  上傳用戶：qiaoyue

• 文章介紹了系統的硬件電路原理與具體實現方法免費下載

  資源簡介：文章介紹了系統的硬件電路原理與具體實現方法，其中主要包括載波恢 復電路，PN 碼捕獲電路和跟蹤電路，并針對Xilinx 公司FPGA 的特點，對各電 路的實現進行優化設計，在不影響系統穩定性和精度的前提下，減少硬件資源 消耗，提高硬件利用率。設計利用Veril...

  標簽： 硬件 電路原理 實現方法

  上傳時間： 2013-12-09

  上傳用戶：zq70996813

• 基于軟件仿真和硬件電路聯調的單片機課程設計免費下載

  資源簡介：基于軟件仿真和硬件電路聯調的單片機課程設計

  標簽： 軟件仿真 硬件電路 單片機 聯調

  上傳時間： 2013-11-17

  上傳用戶：waitingfy

• 一種基于A／D采樣的低頻信號測量方法：介紹了數據采樣的方法．相應的硬件電路的設計．軟件算法。并給出測量結果分析和減小誤差補償的方法免費下載

  資源簡介：一種基于A／D采樣的低頻信號測量方法：介紹了數據采樣的方法．相應的硬件電路的設計．軟件算法。并給出測量結果分析和減小誤差補償的方法

  標簽： 采樣 低頻信號 測量方法 數據采樣

  上傳時間： 2016-02-22

  上傳用戶：181992417

• TMS320F2812在空間矢量脈寬調制中的應用 基于TMS320F2812的SVPWM的硬件和軟件實現 the use of TMS320F2812 in the SVPWM免費下載

  資源簡介：TMS320F2812在空間矢量脈寬調制中的應用 基于TMS320F2812的SVPWM的硬件和軟件實現 the use of TMS320F2812 in the SVPWM

  標簽： F2812 2812 320F TMS

  上傳時間： 2013-12-19

  上傳用戶：123456wh

• 文章使用最新的器件CP2101 橋接器作為核心,加上UART 和RS485 的轉換芯片MAX1483 和一些附加電路IC 實現了USB 和RS485 轉換器的硬件電路,介紹了作為USB 和UART免費下載

  資源簡介：文章使用最新的器件CP2101 橋接器作為核心,加上UART 和RS485 的轉換芯片MAX1483 和一些附加電路IC 實現了USB 和RS485 轉換器的硬件電路,介紹了作為USB 和UART 橋接器的新器件CP2101 的功能和用法,設計了在微 機平臺上與轉換器進行通訊的軟件.

  標簽： UART 485 USB 2101

  上傳時間： 2016-05-21

  上傳用戶：banyou

• 本文主要討論了使用EDA工具設計漢字滾動顯示器的技術問題。文中首先描述了基于現場可編程門陣列（FPGA）的硬件電路；然后研究了在8×8LED發光二極管點陣上顯示滾動漢字的原理免費下載

  資源簡介：本文主要討論了使用EDA工具設計漢字滾動顯示器的技術問題。文中首先描述了基于現場可編程門陣列（FPGA）的硬件電路；然后研究了在8×8LED發光二極管點陣上顯示滾動漢字的原理，并給出了基于ALTERA的參數化模型庫LPM描述其功能的VHDL語言程序設計；最后對使用E...

  標簽： 8LED FPGA EDA 漢字

  上傳時間： 2016-06-08

  上傳用戶：wmwai1314

• 基于Verilog HDL的異步FIFO設計與實現免費下載

  資源簡介：基于Verilog HDL的異步FIFO設計與實現

  標簽： Verilog FIFO HDL

  上傳時間： 2013-12-19

  上傳用戶：a3318966

• 基于ISD4004 的錄音系統。該設計通過對ISD4004 語音芯片的介紹,使讀者熟悉了1SD4004 的基本應用。同時給出了單片機控制下的硬件電路和軟件設計,使讀者對系統有一個詳細的了解。免費下載

  資源簡介：基于ISD4004 的錄音系統。該設計通過對ISD4004 語音芯片的介紹,使讀者熟悉了1SD4004 的基本應用。同時給出了單片機控制下的硬件電路和軟件設計,使讀者對系統有一個詳細的了解。

  標簽： 4004 ISD 1SD SD

  上傳時間： 2014-11-24

  上傳用戶：thesk123

• 基于verilog HDL的一個USB 1.1的IP 核免費下載

  資源簡介：基于verilog HDL的一個USB 1.1的IP 核，內有詳細文檔說明。

  標簽： verilog HDL 1.1 USB

  上傳時間： 2013-12-20

  上傳用戶：731140412

• 基于前面傳全面的硬件電路免費下載

  資源簡介：基于前面傳全面的硬件電路，現在可以學習MTK手機底層硬件驅動了

  標簽： 硬件電路

  上傳時間： 2014-10-14

  上傳用戶：bcjtao

• 給出了一種以AT89S51單片機為核心, 并通過控制比較調整單元基準電壓的變化來 來實現高可靠、小紋波和高精度電壓控制的直流數顯可調穩壓電源的硬件電路組成和軟件設 計流程。免費下載

  資源簡介：給出了一種以AT89S51單片機為核心, 并通過控制比較調整單元基準電壓的變化來 來實現高可靠、小紋波和高精度電壓控制的直流數顯可調穩壓電源的硬件電路組成和軟件設 計流程。

  標簽： 89S S51 AT 89

  上傳時間： 2017-04-23

  上傳用戶：戀天使569

• 基于Verilog HDL設計的多功能數字鐘免費下載

  資源簡介：本文利用Verilog HDL 語言自頂向下的設計方法設計多功能數字鐘，突出了其作為硬件描述語言的良好的可讀性、可移植性和易理解等優點，并通過Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成綜合、仿真。此程序通過下載到FPGA 芯片后，可應用于實際的數字鐘顯示中...

  標簽： Verilog HDL 多功能 數字

  上傳時間： 2013-11-10

  上傳用戶：hz07104032

• 本原碼是基于Verilog HDL語言編寫的免費下載

  資源簡介：本原碼是基于Verilog HDL語言編寫的，實現了SPI接口設計，可以應用于FPGA,實現SPI協議的接口設計.在MAXII編譯成功,用Modelsim SE 6仿真成功.

  標簽： Verilog HDL 語言 編寫

  上傳時間： 2015-08-04

  上傳用戶：mikesering

• ：章介紹了數據采集系統中STC12系列單片機與PC機之間的串行通信。設計了sTc12c2052AD 與 MAX232的硬件電路免費下載

  資源簡介：：章介紹了數據采集系統中STC12系列單片機與PC機之間的串行通信。設計了sTc12c2052AD 與 MAX232的硬件電路，使用匯編語言編程，設置了串行1：7的工作方式，相應的波特率計算方法及特點，發送并接 收數據。單片機從EEPROM 中讀取數據，通過R．S-232將其傳入P...

  標簽： c2052 12 2052 STC

  上傳時間： 2014-01-20

  上傳用戶：yimoney

• 采用VHDL語言設計一個4通道的數據采集控制模塊。系統的功能描述如下： 1.系統主時鐘為100 MHz。 2.數據為16位-數據線上連續2次00FF后數據傳輸開始。 3.系統內部總線寬度為8位。免費下載

  資源簡介：采用VHDL語言設計一個4通道的數據采集控制模塊。系統的功能描述如下： 1.系統主時鐘為100 MHz。 2.數據為16位-數據線上連續2次00FF后數據傳輸開始。 3.系統內部總線寬度為8位。 4.共有4個通道（ch1、ch2、ch3、ch4），每個通道配備100 Bytes的RAM，當存滿...

  標簽： VHDL 100 MHz

  上傳時間： 2013-12-25

  上傳用戶：zycidjl

• 基于Verilog HDL的SPI代碼免費下載

  資源簡介：基于Verilog HDL的SPI代碼，可在FPGA上實現SPI接口，請大家參考

  標簽： Verilog HDL SPI 代碼

  上傳時間： 2017-05-24

  上傳用戶：www240697738

• 基于Verilog HDL語言的FPGA源程序免費下載

  資源簡介：本原碼是基于Verilog HDL語言的FPGA原程序，主要用于測頻率，特點主要是可以更快地測頻。實時性更高。

  標簽： Verilog FPGA HDL 語言

  上傳時間： 2013-09-01

  上傳用戶：1417818867