亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現在的位置是:蟲蟲下載站 > 資源下載 > VHDL/FPGA/Verilog > Verilog HDL的PLI子程序接口

Verilog HDL的PLI子程序接口

  • 資源大?。?/b>2 K
  • 上傳時間: 2013-12-09
  • 上傳用戶:sfdong
  • 資源積分:2 下載積分
  • 標      簽: Verilog HDL PLI 程序接口

資 源 簡 介

Verilog HDL的PLI子程序接口,用于與用戶C程序在2個方向上傳輸數據,可用xilinx ISE,quartusii或modelsim仿真,

相 關 資 源

主站蜘蛛池模板: 汾西县| 阿拉善左旗| 辽阳市| 江源县| 肥东县| 黔江区| 古田县| 通榆县| 休宁县| 武强县| 当雄县| 随州市| 安远县| 察哈| 涿州市| 和政县| 惠安县| 延津县| 黄陵县| 塔河县| 石屏县| 汝阳县| 容城县| 铁岭县| 河间市| 乌兰察布市| 滦南县| 广德县| 宜阳县| 凤凰县| 万山特区| 大石桥市| 滦南县| 临湘市| 封开县| 图木舒克市| 正宁县| 南宁市| 抚远县| 保康县| 田林县|