相 關(guān) 資 源

• VGA實(shí)驗(yàn)的Verilog HDL代碼用于FPGA免費(fèi)下載

  資源簡(jiǎn)介：VGA實(shí)驗(yàn)的Verilog HDL代碼用于FPGA

  標(biāo)簽： Verilog FPGA VGA HDL

  上傳時(shí)間： 2014-12-07

  上傳用戶：天涯

• PWM的Verilog HDL代碼用于FPGA免費(fèi)下載

  資源簡(jiǎn)介：PWM的Verilog HDL代碼用于FPGA

  標(biāo)簽： Verilog FPGA PWM HDL

  上傳時(shí)間： 2013-12-22

  上傳用戶：zhanditian

• UART轉(zhuǎn)I2C的Verilog HDL代碼免費(fèi)下載

  資源簡(jiǎn)介：UART轉(zhuǎn)I2C的Verilog HDL代碼，由北京郵電大學(xué)《VerilogHDL設(shè)計(jì)與EDA技術(shù)基礎(chǔ)》教師編寫

  標(biāo)簽： Verilog UART I2C HDL

  上傳時(shí)間： 2014-08-03

  上傳用戶：zhuoying119

• 包中包括, DW8051完整的Verilog HDL代碼 兩本手冊(cè): DesignWare Library DW8051 MacroCell, Datasheet DesignWare DW8免費(fèi)下載

  資源簡(jiǎn)介：包中包括, DW8051完整的Verilog HDL代碼 兩本手冊(cè): DesignWare Library DW8051 MacroCell, Datasheet DesignWare DW8051 MacroCell Databook 三篇51論文: 基于IP 核的PSTN 短消息終端SoC 軟硬件協(xié)同設(shè)計(jì) Embedded TCP/ IP Chip Based on DW8051 Core ...

  標(biāo)簽： DesignWare 8051 Datasheet MacroCell

  上傳時(shí)間： 2013-12-21

  上傳用戶：yyq123456789

• VGA 控制器的Verilog 源碼免費(fèi)下載

  資源簡(jiǎn)介：VGA 控制器的Verilog 源碼 ，F(xiàn)PGA上可實(shí)現(xiàn)圖片的顯示

  標(biāo)簽： Verilog VGA 控制器 源碼

  上傳時(shí)間： 2017-01-14

  上傳用戶：Andy123456

• FPGA開發(fā)板配套Verilog HDL代碼。芯片為Mars EP1C6F。是基礎(chǔ)實(shí)驗(yàn)的源碼。包括加法器、減法器、乘法器、多路選擇器等。免費(fèi)下載

  資源簡(jiǎn)介：FPGA開發(fā)板配套Verilog HDL代碼。芯片為Mars EP1C6F。是基礎(chǔ)實(shí)驗(yàn)的源碼。包括加法器、減法器、乘法器、多路選擇器等。

  標(biāo)簽： Verilog EP1C6F FPGA Mars

  上傳時(shí)間： 2014-11-10

  上傳用戶：15736969615

• xilinx FPGA 做VGA驅(qū)動(dòng)信號(hào)的Verilog原代碼,ise版本9.2免費(fèi)下載

  資源簡(jiǎn)介：xilinx FPGA 做VGA驅(qū)動(dòng)信號(hào)的Verilog原代碼,ise版本9.2,

  標(biāo)簽： Verilog xilinx FPGA VGA

  上傳時(shí)間： 2013-08-16

  上傳用戶：jasson5678

• UART實(shí)驗(yàn)Verilog HDL代碼免費(fèi)下載

  資源簡(jiǎn)介：UART實(shí)驗(yàn)Verilog HDL代碼，用于FPGA

  標(biāo)簽： Verilog UART HDL 實(shí)驗(yàn)

  上傳時(shí)間： 2014-01-09

  上傳用戶：linlin

• xilinx FPGA 做VGA驅(qū)動(dòng)信號(hào)的Verilog原代碼,ise版本9.2,免費(fèi)下載

  資源簡(jiǎn)介：xilinx FPGA 做VGA驅(qū)動(dòng)信號(hào)的Verilog原代碼,ise版本9.2,

  標(biāo)簽： Verilog xilinx FPGA VGA

  上傳時(shí)間： 2017-01-02

  上傳用戶：netwolf

• 這是用于xilinx virtex-2 pro產(chǎn)品的誤碼儀方案Verilog HDL代碼免費(fèi)下載

  資源簡(jiǎn)介：這是用于xilinx virtex-2 pro產(chǎn)品的誤碼儀方案Verilog HDL代碼

  標(biāo)簽： Verilog xilinx virtex pro

  上傳時(shí)間： 2014-01-05

  上傳用戶：cooran

• 基于Xilinx FPGA的DDRSDRAM的Verilog控制代碼免費(fèi)下載

  資源簡(jiǎn)介：基于Xilinx FPGA的DDRSDRAM的Verilog控制代碼，使用的FPGA為Virtex-4，實(shí)現(xiàn)對(duì)DDRSDRAM的簡(jiǎn)單控制（對(duì)一系列地址的寫入和讀取）。

  標(biāo)簽： DDRSDRAM Verilog Xilinx FPGA

  上傳時(shí)間： 2013-08-07

  上傳用戶：ainimao

• 基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼，其功能主要有：時(shí)間設(shè)置，時(shí)間顯示，跑表，分頻，日期設(shè)置，日期顯示等

  標(biāo)簽： Verilog FPGA HDL 多功能

  上傳時(shí)間： 2013-08-18

  上傳用戶：問題問題

• 24C01A的Verilog HDL仿真代碼免費(fèi)下載

  資源簡(jiǎn)介：24C01A的Verilog HDL仿真代碼，用于I2C接口模塊的測(cè)試，由北京郵電大學(xué)《VerilogHDL設(shè)計(jì)與EDA技術(shù)基礎(chǔ)》教師編寫

  標(biāo)簽： Verilog 24C01A HDL 仿真

  上傳時(shí)間： 2016-03-03

  上傳用戶：jkhjkh1982

• 用于計(jì)算CRC的Verilog HDL源碼免費(fèi)下載

  資源簡(jiǎn)介：用于計(jì)算CRC的Verilog HDL源碼

  標(biāo)簽： Verilog CRC HDL 計(jì)算

  上傳時(shí)間： 2015-02-07

  上傳用戶：569342831

• FPGA/CPLD應(yīng)用,uart的Verilog HDL原碼免費(fèi)下載

  資源簡(jiǎn)介：FPGA/CPLD應(yīng)用,uart的Verilog HDL原碼

  標(biāo)簽： Verilog FPGA CPLD uart

  上傳時(shí)間： 2013-12-28

  上傳用戶：lizhizheng88

• Verilog HDL語言在FPGA實(shí)現(xiàn)中的存儲(chǔ)器的使用詳細(xì)說明免費(fèi)下載

  資源簡(jiǎn)介：Verilog HDL語言在FPGA實(shí)現(xiàn)中的存儲(chǔ)器的使用詳細(xì)說明

  標(biāo)簽： Verilog FPGA HDL 語言

  上傳時(shí)間： 2014-10-14

  上傳用戶：litianchu

• VGA ipcore的Verilog代碼免費(fèi)下載

  資源簡(jiǎn)介：VGA ipcore的Verilog代碼

  標(biāo)簽： Verilog ipcore VGA 代碼

  上傳時(shí)間： 2015-12-22

  上傳用戶：huql11633

• 用于生成GF(2^m)有限域中乘法器的Verilog HDL源文件的C程序免費(fèi)下載

  資源簡(jiǎn)介：用于生成GF(2^m)有限域中乘法器的Verilog HDL源文件的C程序

  標(biāo)簽： Verilog HDL GF C程序

  上傳時(shí)間： 2016-01-15

  上傳用戶：王楚楚

• 用于生成GF(2^m)有限域中常數(shù)乘法器的Verilog HDL源文件的C程序免費(fèi)下載

  資源簡(jiǎn)介：用于生成GF(2^m)有限域中常數(shù)乘法器的Verilog HDL源文件的C程序

  標(biāo)簽： Verilog HDL GF C程序

  上傳時(shí)間： 2016-01-15

  上傳用戶：chenbhdt

• 用于生成GF(2^m)有限域元素求逆器的Verilog HDL源文件的C程序免費(fèi)下載

  資源簡(jiǎn)介：用于生成GF(2^m)有限域元素求逆器的Verilog HDL源文件的C程序

  標(biāo)簽： Verilog HDL GF C程序

  上傳時(shí)間： 2014-01-13

  上傳用戶：gyq

• PS2鼠標(biāo)實(shí)驗(yàn)Verilog HDL代碼免費(fèi)下載

  資源簡(jiǎn)介：PS2鼠標(biāo)實(shí)驗(yàn)Verilog HDL代碼

  標(biāo)簽： Verilog PS2 HDL 鼠標(biāo)

  上傳時(shí)間： 2016-04-22

  上傳用戶：helmos

• PS2鍵盤實(shí)驗(yàn)Verilog HDL代碼免費(fèi)下載

  資源簡(jiǎn)介：PS2鍵盤實(shí)驗(yàn)Verilog HDL代碼

  標(biāo)簽： Verilog PS2 HDL 鍵盤

  上傳時(shí)間： 2016-04-22

  上傳用戶：kernaling

• mult_para_recurs_8x8_2sC Verilog HDL代碼寫成的免費(fèi)下載

  資源簡(jiǎn)介：mult_para_recurs_8x8_2sC Verilog HDL代碼寫成的

  標(biāo)簽： mult_para_recurs Verilog HDL sC

  上傳時(shí)間： 2013-12-19

  上傳用戶：13160677563

• 用Verilog HDL代碼編寫的快速除法器免費(fèi)下載

  資源簡(jiǎn)介：用Verilog HDL代碼編寫的快速除法器，比較有用

  標(biāo)簽： Verilog HDL 代碼 編寫

  上傳時(shí)間： 2013-12-21

  上傳用戶：xfbs821

• 有用的Verilog HDL實(shí)驗(yàn)用程序 配有截圖免費(fèi)下載

  資源簡(jiǎn)介：有用的Verilog HDL實(shí)驗(yàn)用程序 配有截圖

  標(biāo)簽： Verilog HDL 實(shí)驗(yàn) 程序

  上傳時(shí)間： 2013-12-23

  上傳用戶：zhyiroy

• 包含了四位計(jì)數(shù)器等基本數(shù)字模塊的的Verilog HDL程序代碼,該功能實(shí)現(xiàn),可以直接利用DC進(jìn)行綜合,得到硬件電路,亦能夠轉(zhuǎn)換成VHDL語言進(jìn)行綜合免費(fèi)下載

  資源簡(jiǎn)介：包含了四位計(jì)數(shù)器等基本數(shù)字模塊的的Verilog HDL程序代碼,該功能實(shí)現(xiàn),可以直接利用DC進(jìn)行綜合,得到硬件電路,亦能夠轉(zhuǎn)換成VHDL語言進(jìn)行綜合

  標(biāo)簽： Verilog VHDL HDL 計(jì)數(shù)器

  上傳時(shí)間： 2013-12-19

  上傳用戶：hopy

• FPGA開發(fā)入門的Verilog HDL程序---流水燈,真實(shí)可用免費(fèi)下載

  資源簡(jiǎn)介：FPGA開發(fā)入門的Verilog HDL程序---流水燈,真實(shí)可用，驗(yàn)證通過，工程環(huán)境為Altera Quartus

  標(biāo)簽： Verilog FPGA HDL 程序

  上傳時(shí)間： 2016-09-01

  上傳用戶：VRMMO

• FPGA開發(fā)入門的Verilog HDL程序2---梁祝音樂播放,真實(shí)可用免費(fèi)下載

  資源簡(jiǎn)介：FPGA開發(fā)入門的Verilog HDL程序2---梁祝音樂播放,真實(shí)可用，驗(yàn)證通過，工程環(huán)境為Altera Quartus II

  標(biāo)簽： Verilog FPGA HDL 程序

  上傳時(shí)間： 2014-01-09

  上傳用戶：Altman

• 基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼，其功能主要有：時(shí)間設(shè)置，時(shí)間顯示，跑表，分頻，日期設(shè)置，日期顯示等

  標(biāo)簽： Verilog FPGA HDL 多功能

  上傳時(shí)間： 2016-09-06

  上傳用戶：1583060504

• VGA顯示接口的Verilog控制程序。用于VGA顯示器的控制驅(qū)動(dòng)免費(fèi)下載

  資源簡(jiǎn)介：VGA顯示接口的Verilog控制程序。用于VGA顯示器的控制驅(qū)動(dòng)

  標(biāo)簽： VGA Verilog 顯示接口 控制

  上傳時(shí)間： 2014-08-13

  上傳用戶：kelimu