相 關(guān) 資 源

• 包中包括, DW8051完整的Verilog HDL代碼 兩本手冊: DesignWare Library DW8051 MacroCell, Datasheet DesignWare DW8免費下載

  資源簡介：包中包括, DW8051完整的Verilog HDL代碼 兩本手冊: DesignWare Library DW8051 MacroCell, Datasheet DesignWare DW8051 MacroCell Databook 三篇51論文: 基于IP 核的PSTN 短消息終端SoC 軟硬件協(xié)同設(shè)計 Embedded TCP/ IP Chip Based on DW8051 Core ...

  標(biāo)簽： DesignWare 8051 Datasheet MacroCell

  上傳時間： 2013-12-21

  上傳用戶：yyq123456789

• 軟件包中包含了完整的庫和頭文件 有一個說明文件readme.txt 包含已編譯鏈接好的可執(zhí)行程序例子和nano-X可執(zhí)行 文件； 使用方式: 1.將該包釋放到某個目錄免費下載

  資源簡介：軟件包中包含了完整的庫和頭文件 有一個說明文件readme.txt 包含已編譯鏈接好的可執(zhí)行程序例子和nano-X可執(zhí)行 文件； 使用方式: 1.將該包釋放到某個目錄，如$(SDK_DIR)\microWinDev 2.運行“uClinux Build window” 3.進(jìn)入該釋放的目錄： cd $(...

  標(biāo)簽： readme nano-X txt 可執(zhí)行

  上傳時間： 2014-11-18

  上傳用戶：Avoid98

• 用于生成GF(2^m)有限域中常數(shù)乘法器的Verilog HDL源文件的C程序免費下載

  資源簡介：用于生成GF(2^m)有限域中常數(shù)乘法器的Verilog HDL源文件的C程序

  標(biāo)簽： Verilog HDL GF C程序

  上傳時間： 2016-01-15

  上傳用戶：chenbhdt

• UART轉(zhuǎn)I2C的Verilog HDL代碼免費下載

  資源簡介：UART轉(zhuǎn)I2C的Verilog HDL代碼，由北京郵電大學(xué)《VerilogHDL設(shè)計與EDA技術(shù)基礎(chǔ)》教師編寫

  標(biāo)簽： Verilog UART I2C HDL

  上傳時間： 2014-08-03

  上傳用戶：zhuoying119

• VGA實驗的Verilog HDL代碼用于FPGA免費下載

  資源簡介：VGA實驗的Verilog HDL代碼用于FPGA

  標(biāo)簽： Verilog FPGA VGA HDL

  上傳時間： 2014-12-07

  上傳用戶：天涯

• PWM的Verilog HDL代碼用于FPGA免費下載

  資源簡介：PWM的Verilog HDL代碼用于FPGA

  標(biāo)簽： Verilog FPGA PWM HDL

  上傳時間： 2013-12-22

  上傳用戶：zhanditian

• 自己編寫的一個用于查找java類所在包的完整源程序,編程環(huán)境是Eclipse+JDK1.5.壓縮包中包括了幫助(運行后也可以查看幫助菜單).是windows風(fēng)格的運行界面.建議您自己做一個可雙擊運行的免費下載

  資源簡介：自己編寫的一個用于查找java類所在包的完整源程序,編程環(huán)境是Eclipse+JDK1.5.壓縮包中包括了幫助(運行后也可以查看幫助菜單).是windows風(fēng)格的運行界面.建議您自己做一個可雙擊運行的.jar使用就更方便了.

  標(biāo)簽： Eclipse windows java 運行

  上傳時間： 2013-11-27

  上傳用戶：鳳臨西北

• 英文原版的講uC/OSII 的好書 壓縮包中包括PDF和DOC格式的文件免費下載

  資源簡介：英文原版的講uC/OSII 的好書 壓縮包中包括PDF和DOC格式的文件

  標(biāo)簽： OSII uC

  上傳時間： 2015-04-04

  上傳用戶：xzt

• D觸發(fā)器的設(shè)計 主要用在時序電路中。 所用語言為Verilog HDL.免費下載

  資源簡介：D觸發(fā)器的設(shè)計 主要用在時序電路中。 所用語言為Verilog HDL.

  標(biāo)簽： Verilog HDL D觸發(fā)器 時序電路

  上傳時間： 2014-06-23

  上傳用戶：ywqaxiwang

• 指令譯碼電路的設(shè)計。 主要用在數(shù)字電路的設(shè)計中。 所用語言為Verilog HDL.免費下載

  資源簡介：指令譯碼電路的設(shè)計。 主要用在數(shù)字電路的設(shè)計中。 所用語言為Verilog HDL.

  標(biāo)簽： Verilog HDL 指令 譯碼電路

  上傳時間： 2015-05-02

  上傳用戶：h886166

• 該壓縮包中包括 tom的加密函數(shù)庫及pdf說明 ,以及Rinick s ECC：橢圓曲線非對稱加密密鑰生成器免費下載

  資源簡介：該壓縮包中包括 tom的加密函數(shù)庫及pdf說明 ,以及Rinick s ECC：橢圓曲線非對稱加密密鑰生成器

  標(biāo)簽： Rinick tom ECC

  上傳時間： 2014-01-03

  上傳用戶：牧羊人8920

• 壓縮包中包括多個驅(qū)動程序的原代碼免費下載

  資源簡介：壓縮包中包括多個驅(qū)動程序的原代碼，有DS1302，DS18B20，SLE4442等

  標(biāo)簽： 驅(qū)動程序 代碼

  上傳時間： 2013-12-08

  上傳用戶：lanwei

• 壓縮包中包括多個常用的匯編免費下載

  資源簡介：壓縮包中包括多個常用的匯編，C語言的源代碼，可以直接進(jìn)行使用。

  標(biāo)簽： 匯編

  上傳時間： 2013-12-09

  上傳用戶：541657925

• 該壓縮包中包括常見的超寬帶通信的同步比特的搜索算法.免費下載

  資源簡介：該壓縮包中包括常見的超寬帶通信的同步比特的搜索算法.

  標(biāo)簽： 超寬帶 比特 搜索算法 通信

  上傳時間： 2014-12-02

  上傳用戶：nanfeicui

• 該代碼中有不少關(guān)于學(xué)習(xí)verilog HDL的例子,對初學(xué)者有幫助免費下載

  資源簡介：該代碼中有不少關(guān)于學(xué)習(xí)verilog HDL的例子,對初學(xué)者有幫助

  標(biāo)簽： verilog HDL 代碼 初學(xué)者

  上傳時間： 2013-12-19

  上傳用戶：asdkin

• 用于生成GF(2^m)有限域中乘法器的Verilog HDL源文件的C程序免費下載

  資源簡介：用于生成GF(2^m)有限域中乘法器的Verilog HDL源文件的C程序

  標(biāo)簽： Verilog HDL GF C程序

  上傳時間： 2016-01-15

  上傳用戶：王楚楚

• 軟件包中包括三個常見的USB控制芯片的資料：sl811hs,PDIUSBD12-08和ISP1160。其中sl811hs是最常用的USB控制芯片免費下載

  資源簡介：軟件包中包括三個常見的USB控制芯片的資料：sl811hs,PDIUSBD12-08和ISP1160。其中sl811hs是最常用的USB控制芯片，它包括主從兩種模式的更換。

  標(biāo)簽： USB 811 PDIUSBD 1160

  上傳時間： 2016-03-15

  上傳用戶：zukfu

• 該包中包括管理系統(tǒng)開發(fā)源碼及相關(guān)的文檔。免費下載

  資源簡介：該包中包括管理系統(tǒng)開發(fā)源碼及相關(guān)的文檔。

  標(biāo)簽： 管理系統(tǒng) 源碼 文檔

  上傳時間： 2014-09-09

  上傳用戶：a673761058

• 本程序?qū)崿F(xiàn)了一個十字路口的交通燈信號系統(tǒng)。在設(shè)計過程中借助硬件描述語言verilog hdl的強(qiáng)大行為級描述能力直接進(jìn)行系統(tǒng)級描述。免費下載

  資源簡介：本程序?qū)崿F(xiàn)了一個十字路口的交通燈信號系統(tǒng)。在設(shè)計過程中借助硬件描述語言verilog hdl的強(qiáng)大行為級描述能力直接進(jìn)行系統(tǒng)級描述。

  標(biāo)簽： verilog hdl 程序 十字路口

  上傳時間： 2013-12-25

  上傳用戶：894898248

• 模擬退火是進(jìn)化算法類中非常重要的一種很實用的算法,該壓縮包中包括了其MatLab實現(xiàn)的工具包免費下載

  資源簡介：模擬退火是進(jìn)化算法類中非常重要的一種很實用的算法,該壓縮包中包括了其MatLab實現(xiàn)的工具包

  標(biāo)簽： MatLab 模擬退火 工具包 進(jìn)化算法

  上傳時間： 2016-06-16

  上傳用戶：黑漆漆

• OFDM系統(tǒng)中FFT的Verilog HDL 語言實現(xiàn)。免費下載

  資源簡介：OFDM系統(tǒng)中FFT的Verilog HDL 語言實現(xiàn)。

  標(biāo)簽： Verilog OFDM FFT HDL

  上傳時間： 2017-01-18

  上傳用戶：wcl168881111111

• FPGA開發(fā)板配套Verilog HDL代碼。芯片為Mars EP1C6F。是基礎(chǔ)實驗的源碼。包括加法器、減法器、乘法器、多路選擇器等。免費下載

  資源簡介：FPGA開發(fā)板配套Verilog HDL代碼。芯片為Mars EP1C6F。是基礎(chǔ)實驗的源碼。包括加法器、減法器、乘法器、多路選擇器等。

  標(biāo)簽： Verilog EP1C6F FPGA Mars

  上傳時間： 2014-11-10

  上傳用戶：15736969615

• 占用資源少的verilog HDL uart接口；采用固定波特率115200免費下載

  資源簡介：占用資源少的verilog HDL uart接口；采用固定波特率115200，可以修改程序中的分頻來修改波特率，模式為1個啟始位，8位數(shù)據(jù)位，1個停止位；帶1字節(jié)緩存；當(dāng)緩存空時輸出空信號

  標(biāo)簽： verilog 115200 uart HDL

  上傳時間： 2013-12-28

  上傳用戶：kikye

• 該軟件包中包括了比較經(jīng)典了幾個匯編程序免費下載

  資源簡介：該軟件包中包括了比較經(jīng)典了幾個匯編程序，如進(jìn)制的裝換，數(shù)據(jù)的輸入輸出，排序，等等。而且這些程序都是上機(jī)調(diào)試通過的，是初學(xué)匯編語言的理想資料

  標(biāo)簽： 軟件包 比較 匯編程序

  上傳時間： 2014-01-10

  上傳用戶：標(biāo)點符號

• 本程序包含：EEPROM的功能模型(eeprom.v)、讀/寫EEPROM的verilog HDL 行為模塊（eeprom_wr.v）、信號產(chǎn)生模塊（signal.v）和頂層模塊(top.v)免費下載

  資源簡介：本程序包含：EEPROM的功能模型(eeprom.v)、讀/寫EEPROM的verilog HDL 行為模塊（eeprom_wr.v）、信號產(chǎn)生模塊（signal.v）和頂層模塊(top.v) ，這樣可以有一個完整的EEPROM的控制模塊和測試文件，本文件通過測試。

  標(biāo)簽： EEPROM eeprom_wr verilog eeprom

  上傳時間： 2017-01-22

  上傳用戶：lanjisu111

• 基于FPGA的多功能數(shù)字鐘的設(shè)計與實現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼免費下載

  資源簡介：基于FPGA的多功能數(shù)字鐘的設(shè)計與實現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼，其功能主要有：時間設(shè)置，時間顯示，跑表，分頻，日期設(shè)置，日期顯示等

  標(biāo)簽： Verilog FPGA HDL 多功能

  上傳時間： 2013-08-18

  上傳用戶：問題問題

• 用于計算CRC的verilog HDL源碼免費下載

  資源簡介：用于計算CRC的verilog HDL源碼

  標(biāo)簽： verilog CRC HDL 計算

  上傳時間： 2015-02-07

  上傳用戶：569342831

• 我用過的verilog hdl寫的SDRAM core源程序,經(jīng)過測試應(yīng)用免費下載

  資源簡介：我用過的verilog hdl寫的SDRAM core源程序,經(jīng)過測試應(yīng)用

  標(biāo)簽： verilog SDRAM core hdl

  上傳時間： 2015-03-31

  上傳用戶：15071087253

• 11,13,16位超前進(jìn)位加法器的Verilog HDL源代碼。免費下載

  資源簡介：11,13,16位超前進(jìn)位加法器的Verilog HDL源代碼。

  標(biāo)簽： Verilog HDL 11 13

  上傳時間： 2013-12-28

  上傳用戶：ouyangtongze

• 是關(guān)于dct的Verilog HDL源代碼和測試程序免費下載

  資源簡介：是關(guān)于dct的Verilog HDL源代碼和測試程序

  標(biāo)簽： Verilog dct HDL 源代碼

  上傳時間： 2014-06-15

  上傳用戶：四只眼