亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

您現(xiàn)在的位置是:蟲蟲下載站 > 資源下載 > VHDL/FPGA/Verilog > 基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼

基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼

  • 資源大小:3217 K
  • 上傳時(shí)間: 2016-09-06
  • 上傳用戶:qingriwanxia
  • 資源積分:2 下載積分
  • 標(biāo)      簽: Verilog FPGA HDL 多功能

資 源 簡(jiǎn) 介

基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼,其功能主要有:時(shí)間設(shè)置,時(shí)間顯示,跑表,分頻,日期設(shè)置,日期顯示等

相 關(guān) 資 源

主站蜘蛛池模板: 正蓝旗| 高清| 东乡县| 报价| 南宁市| 五常市| 陵水| 平山县| 五寨县| 灌阳县| 阜南县| 宜君县| 钦州市| 青州市| 观塘区| 石台县| 凤台县| 肇庆市| 化州市| 洪湖市| 泰和县| 永新县| 宁晋县| 广西| 六盘水市| 普格县| 哈尔滨市| 江城| 左贡县| 敖汉旗| 红安县| 通道| 新宾| 淮南市| 重庆市| 朝阳县| 邓州市| 吉首市| 贺兰县| 盐源县| 南和县|