亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲(chóng)蟲(chóng)首頁(yè)| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

您現(xiàn)在的位置是:蟲(chóng)蟲(chóng)下載站 > 資源下載 > VHDL/FPGA/Verilog > 基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼

基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼

  • 資源大小:3217 K
  • 上傳時(shí)間: 2016-09-06
  • 上傳用戶:qingriwanxia
  • 資源積分:2 下載積分
  • 標(biāo)      簽: Verilog FPGA HDL 多功能

資 源 簡(jiǎn) 介

基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼,其功能主要有:時(shí)間設(shè)置,時(shí)間顯示,跑表,分頻,日期設(shè)置,日期顯示等

相 關(guān) 資 源

主站蜘蛛池模板: 高青县| 东丰县| 全州县| 六盘水市| 西城区| 浮山县| 浠水县| 即墨市| 建始县| 临海市| 墨江| 顺平县| 子长县| 辽阳县| 山阴县| 句容市| 巢湖市| 将乐县| 安达市| 饶河县| 河津市| 麟游县| 昌黎县| 桓仁| 宁明县| 炎陵县| 江西省| 枞阳县| 德江县| 桐城市| 和平县| 新乡市| 萨迦县| 屯昌县| 旬邑县| 洮南市| 休宁县| 山东省| 寻乌县| 淮北市| 镇江市|