采用Verilog HDL語言編寫的多功能數(shù)字鐘,包括四個功能:時間顯示與設(shè)置、秒表、鬧鐘、日期顯示與設(shè)置,源代碼對FPGA和CPLD學(xué)習者價值很高,
資源簡介:采用Verilog HDL語言編寫的多功能數(shù)字鐘,包括四個功能:時間顯示與設(shè)置、秒表、鬧鐘、日期顯示與設(shè)置,源代碼對FPGA和CPLD學(xué)習者價值很高,
上傳時間: 2016-03-21
上傳用戶:270189020
資源簡介:采用Verilog HDL語言編寫的實用電梯控制器,這是一個在實驗室里模擬的項目,分為主控制器與分控制器,主控制器完成運行方向、顯示樓層、關(guān)開電梯門、與分控制器通訊等功能;分控制器是在每一層的設(shè)備,實現(xiàn)顯示電梯當前所在樓層、接收乘客上升下降要求等功能...
上傳時間: 2014-01-23
上傳用戶:日光微瀾
資源簡介:采用Verilog HDL語言編寫的數(shù)字頻率計,被測波形分別為方波、三角波和正弦波;采用6個數(shù)碼管顯示結(jié)果,三檔量程可調(diào),工程價值很高,
上傳時間: 2016-03-21
上傳用戶:kr770906
資源簡介:采用Verilog HDL語言編寫的交通燈控制系統(tǒng),這是一個完整的畢設(shè)課題,分別有分頻、顯示譯碼、倒計時和動態(tài)顯示驅(qū)動模塊,實用價值很高,
上傳時間: 2016-03-21
上傳用戶:R50974
資源簡介:采用Verilog HDL語言編寫的步進電機位置系統(tǒng),實現(xiàn)步進電機的定速、加速、減速、定位,且速率和加減速度都能做到連續(xù)可調(diào)的程序,對控制類相關(guān)的學(xué)習者價值很高
上傳時間: 2016-03-21
上傳用戶:aix008
資源簡介:采用Verilog HDL語言編寫的直流電動機控制系統(tǒng),主要完成直流電動機的速度控制,典型的三閉環(huán)(位置、轉(zhuǎn)速和電流反饋)直流電機控制系統(tǒng),對控制類相關(guān)的學(xué)習者價值很高
上傳時間: 2014-01-19
上傳用戶:weiwolkt
資源簡介:采用Verilog HDL語言編寫的曼徹斯特碼, 文件列表: help md.v md_tf.v me.v me_tf.v med.v
上傳時間: 2016-12-08
上傳用戶:yoleeson
資源簡介:用Verilog編寫的多功能數(shù)字鐘
上傳時間: 2015-02-25
上傳用戶:王者A
資源簡介:Verilog HDL語言編寫的5分頻電路。采用兩路時鐘相邏輯作用產(chǎn)生。
上傳時間: 2015-07-18
上傳用戶:yulg
資源簡介:用Verilog HDL語言編寫的家用空調(diào)溫度控制器,可實現(xiàn)手動,自動控制兩種模式,并可實現(xiàn)報警功能。
上傳時間: 2013-12-24
上傳用戶:894898248
資源簡介:基于FPGA的多功能數(shù)字鐘的設(shè)計與實現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼,其功能主要有:時間設(shè)置,時間顯示,跑表,分頻,日期設(shè)置,日期顯示等
上傳時間: 2013-08-18
上傳用戶:問題問題
資源簡介:這是一個用Verilog HDL語言編寫的交通燈程序。可以用Quartus II運行。
上傳時間: 2013-08-19
上傳用戶:alex wang
資源簡介:以Verilog HDL 語言編寫的一首歌曲,可供初學(xué)者借鑒
上傳時間: 2013-09-05
上傳用戶:wyiman
資源簡介:以Verilog HDL 語言編寫的一首歌曲,可供初學(xué)者借鑒
上傳時間: 2013-12-26
上傳用戶:ma1301115706
資源簡介:用Verilog HDL 語言編寫的播放梁祝的程序
上傳時間: 2015-05-24
上傳用戶:zuozuo1215
資源簡介:本原碼是基于Verilog HDL語言編寫的,實現(xiàn)了SPI接口設(shè)計,可以應(yīng)用于FPGA,實現(xiàn)SPI協(xié)議的接口設(shè)計.在MAXII編譯成功,用Modelsim SE 6仿真成功.
上傳時間: 2015-08-04
上傳用戶:mikesering
資源簡介:該工程是基于Verilog HDL 語言編寫的幀傳輸協(xié)議HDLC幀的發(fā)送端代碼,會用QUATUSII的人都應(yīng)該知道如何使用,希望能給你帶來幫助
上傳時間: 2014-11-22
上傳用戶:3到15
資源簡介:基于Verilog HDL設(shè)計的多功能數(shù)字鐘,有興趣的
上傳時間: 2013-11-26
上傳用戶:宋桃子
資源簡介:是幾個用Verilog HDL語言編寫的源代碼(里面包括實現(xiàn)濾波器等),對想學(xué)習這個語言的朋友很有幫助!
上傳時間: 2016-05-22
上傳用戶:ouyangtongze
資源簡介:這是一個用Verilog HDL語言編寫的交通燈程序。可以用Quartus II運行。
上傳時間: 2014-01-13
上傳用戶:tonyshao
資源簡介:Verilog HDL語言編寫的數(shù)字秒表,仿真已經(jīng)通過,可供參考
上傳時間: 2013-12-19
上傳用戶:chfanjiang
資源簡介:基于FPGA的多功能數(shù)字鐘的設(shè)計與實現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼,其功能主要有:時間設(shè)置,時間顯示,跑表,分頻,日期設(shè)置,日期顯示等
上傳時間: 2016-09-06
上傳用戶:1583060504
資源簡介:基于FPGA的多功能數(shù)字鐘Verilog設(shè)計2007-06-17 21:06基本功能: 1.具有時、分、秒計數(shù)顯示功能(6位數(shù)碼管構(gòu)成),以24小時循環(huán)為計時基準。 2. 具有調(diào)節(jié)小時、分鐘的功能。 3.具有整點報時功能,整點報時的同時數(shù)碼管顯示閃爍提示。
上傳時間: 2016-03-10
上傳用戶:cc1915
資源簡介:很好的多功能數(shù)字鐘的HDL代碼不可多得的哦
上傳時間: 2013-12-24
上傳用戶:leehom61
資源簡介:Verilog 寫的 多功能數(shù)字鐘
上傳時間: 2017-07-01
上傳用戶:問題問題
資源簡介:這是用單片機實現(xiàn)的多功能數(shù)字鐘,通過8255擴展端口,AD0809將模擬信號轉(zhuǎn)換成數(shù)字信號進行處理,可以比較精確的測出電壓值.
上傳時間: 2014-12-20
上傳用戶:gmh1314
資源簡介:基于51單片機的多功能數(shù)字鐘。時間,年月日,多組鬧鐘,議程。且外接24C04的EEPROM后可保存設(shè)置。蜂鳴器由I/O口接三極管放大后驅(qū)動。
上傳時間: 2013-12-29
上傳用戶:dengzb84
資源簡介:EWB做的多功能數(shù)字鐘 由振蕩器輸出穩(wěn)定的高頻脈沖信號作為時間基準,經(jīng)分頻器輸出標準的秒脈沖,秒計數(shù)器滿60向分計數(shù)器進位,分計數(shù)器滿60向小時計數(shù)器進位,小時計數(shù)器按“12翻1”規(guī)律計數(shù),計數(shù)器經(jīng)譯碼器送到顯示器;計數(shù)出現(xiàn)誤差可用校時電路進行校時...
上傳時間: 2015-08-06
上傳用戶:zhangyi99104144
資源簡介:DS1302和LCD1602的多功能數(shù)字鐘
上傳時間: 2017-07-02
上傳用戶:ANRAN
資源簡介:DS1302和LCD1602的多功能數(shù)字鐘
上傳時間: 2013-12-21
上傳用戶:qilin