亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現(xiàn)在的位置是:蟲蟲下載站 > 資源下載 > VHDL/FPGA/Verilog > 采用Verilog HDL語言編寫的多功能數(shù)字鐘

采用Verilog HDL語言編寫的多功能數(shù)字鐘

  • 資源大小:3178 K
  • 上傳時間: 2016-03-21
  • 上傳用戶:limaoxiansheng
  • 資源積分:2 下載積分
  • 標      簽: Verilog HDL 語言 編寫

資 源 簡 介

采用Verilog HDL語言編寫的多功能數(shù)字鐘,包括四個功能:時間顯示與設(shè)置、秒表、鬧鐘、日期顯示與設(shè)置,源代碼對FPGA和CPLD學(xué)習者價值很高,

相 關(guān) 資 源

主站蜘蛛池模板: 沙河市| 雷州市| 剑川县| 察哈| 阿城市| 景谷| 会东县| 文成县| 明水县| 阿拉尔市| 泰州市| 阿巴嘎旗| 鄂伦春自治旗| 金乡县| 西乌珠穆沁旗| 翁牛特旗| 大姚县| 宜春市| 林西县| 西和县| 赤壁市| 天津市| 门头沟区| 车致| 仙游县| 威信县| 正宁县| 娱乐| 清水河县| 凌源市| 大连市| 华亭县| 全椒县| 卓资县| 青海省| 山东省| 金川县| 鞍山市| 泰顺县| 大邑县| 故城县|