FPGA開發(fā)入門的Verilog HDL程序2---梁祝音樂播放,真實可用,驗證通過,工程環(huán)境為Altera Quartus II
資源簡介:FPGA開發(fā)入門的Verilog HDL程序2---梁祝音樂播放,真實可用,驗證通過,工程環(huán)境為Altera Quartus II
上傳時間: 2014-01-09
上傳用戶:Altman
資源簡介:FPGA開發(fā)入門的Verilog HDL程序---流水燈,真實可用,驗證通過,工程環(huán)境為Altera Quartus
上傳時間: 2016-09-01
上傳用戶:VRMMO
資源簡介:FPGA與PC串口通信的Verilog HDL 程序
上傳時間: 2016-11-16
上傳用戶:whenfly
資源簡介:FPGA開發(fā)板配套Verilog HDL代碼。芯片為Mars EP1C6F。是基礎(chǔ)實驗的源碼。包括加法器、減法器、乘法器、多路選擇器等。
上傳時間: 2014-11-10
上傳用戶:15736969615
資源簡介:FPGA開發(fā)pci的Verilog,不可多得的源代碼。
上傳時間: 2013-08-15
上傳用戶:myworkpost
資源簡介:SDRAM的Verilog HDL程序,適合DE2開發(fā)板,和TRDB-LCM顯示器,很好哦
上傳時間: 2014-01-03
上傳用戶:skfreeman
資源簡介:王金明的Verilog HDL程序集合,包含各個常用的程序
上傳時間: 2013-11-26
上傳用戶:星仔
資源簡介:I2C to GPIO Port expander的Verilog HDL 程序原碼,直接可在Quartus環(huán)境下運行。
上傳時間: 2016-05-19
上傳用戶:1427796291
資源簡介:包含了四位計數(shù)器等基本數(shù)字模塊的的Verilog HDL程序代碼,該功能實現(xiàn),可以直接利用DC進行綜合,得到硬件電路,亦能夠轉(zhuǎn)換成VHDL語言進行綜合
上傳時間: 2013-12-19
上傳用戶:hopy
資源簡介:BCD編碼的Verilog HDL程序,能夠?qū)崿F(xiàn)BCD編碼與卷積碼。
上傳時間: 2014-02-18
上傳用戶:yyq123456789
資源簡介:步進電機位置系統(tǒng) 步進電機位置系統(tǒng)block symbol file 步進電機位置系統(tǒng)的Verilog HDL程序設(shè)計 已編譯通過
上傳時間: 2014-01-03
上傳用戶:維子哥哥
資源簡介:FPGA開發(fā)pci的Verilog,不可多得的源代碼。
上傳時間: 2013-12-22
上傳用戶:huannan88
資源簡介:VGA的Verilog HDL 程序,完成顯示長條狀顯示不同顏色
上傳時間: 2017-01-02
上傳用戶:xsnjzljj
資源簡介:用于生成GF(2^m)有限域中乘法器的Verilog HDL源文件的C程序
上傳時間: 2016-01-15
上傳用戶:王楚楚
資源簡介:用于生成GF(2^m)有限域中常數(shù)乘法器的Verilog HDL源文件的C程序
上傳時間: 2016-01-15
上傳用戶:chenbhdt
資源簡介:用于生成GF(2^m)有限域元素求逆器的Verilog HDL源文件的C程序
上傳時間: 2014-01-13
上傳用戶:gyq
資源簡介:針對多DSP 共享總線的通用信號處理板卡, 介紹了基于PCI9054 和CPCI 總線的接口設(shè)計, 分析了通用WDM總線驅(qū)動程序的開發(fā)。采用Verilog HDL 用CPLD 設(shè)計控制時序?qū)崿F(xiàn)了DSP 和 CPCI 總線橋接器PCI9054 之間的普通傳輸和高速DMA 傳輸。驅(qū)動程序采用DriverWorks ...
上傳時間: 2013-12-24
上傳用戶:tedo811
資源簡介:基于FPGA的多功能數(shù)字鐘的設(shè)計與實現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼,其功能主要有:時間設(shè)置,時間顯示,跑表,分頻,日期設(shè)置,日期顯示等
上傳時間: 2013-08-18
上傳用戶:問題問題
資源簡介:《Verilog HDL程序設(shè)計與實踐》系統(tǒng)講解了Verilog HDL的基本語法和高級應用技巧,對于每個知識點都按照開門見山、自頂向下的方式來組織內(nèi)容,在介紹相關(guān)知識點之前,先告訴讀者其出現(xiàn)的背景、本質(zhì)特征以及應用場景,讓讀者不僅掌握基本語法,還能夠獲得深層次...
上傳時間: 2013-11-22
上傳用戶:wqxstar
資源簡介:《Verilog HDL程序設(shè)計與實踐》系統(tǒng)講解了Verilog HDL的基本語法和高級應用技巧,對于每個知識點都按照開門見山、自頂向下的方式來組織內(nèi)容,在介紹相關(guān)知識點之前,先告訴讀者其出現(xiàn)的背景、本質(zhì)特征以及應用場景,讓讀者不僅掌握基本語法,還能夠獲得深層次...
上傳時間: 2013-11-21
上傳用戶:silenthink
資源簡介:Verilog HDL程序,對硬件開發(fā)有興趣或需要的朋友趕快down下來
上傳時間: 2014-12-09
上傳用戶:com1com2
資源簡介:Verilog HDL 程序 雙路脈沖發(fā)生器的代碼 包含了鍵盤控制,LED顯示,脈沖發(fā)生,脈沖頻率測量模塊 是我自己寫得,希望能對你有幫助,有問題可以mail:shaojunwu1@163.com
上傳時間: 2015-04-26
上傳用戶:wpt
資源簡介:是關(guān)于dct的Verilog HDL源代碼和測試程序
上傳時間: 2014-06-15
上傳用戶:四只眼
資源簡介:FPGA/CPLD應用,uart的Verilog HDL原碼
上傳時間: 2013-12-28
上傳用戶:lizhizheng88
資源簡介:《Verilog HDL 程序設(shè)計教程》2
上傳時間: 2015-11-12
上傳用戶:lindor
資源簡介:一個4*4矩陣鍵盤的Verilog接口程序設(shè)計(FPGA)
上傳時間: 2013-12-14
上傳用戶:chens000
資源簡介:VGA實驗的Verilog HDL代碼用于FPGA
上傳時間: 2014-12-07
上傳用戶:天涯
資源簡介:PWM的Verilog HDL代碼用于FPGA
上傳時間: 2013-12-22
上傳用戶:zhanditian
資源簡介:LVDS的應用的Verilog HDL例子程序,由altera公司提供。
上傳時間: 2013-12-31
上傳用戶:lvzhr
資源簡介:王金明編寫的《Verilog HDL程序設(shè)計教程》書中的例子原碼,適合于初學者。
上傳時間: 2016-05-19
上傳用戶:gaojiao1999