相 關(guān) 資 源

• 通過VERILOG HDL語言使用CPLD連接PS2鍵盤免費下載

  資源簡介：通過VERILOG HDL語言使用CPLD連接PS2鍵盤.

  標簽： VERILOG CPLD HDL PS2

  上傳時間： 2013-08-21

  上傳用戶：1583060504

• 通過VERILOG HDL語言使用CPLD連接PS2鍵盤.免費下載

  資源簡介：通過VERILOG HDL語言使用CPLD連接PS2鍵盤.

  標簽： VERILOG CPLD HDL PS2

  上傳時間： 2016-06-12

  上傳用戶：cccole0605

• VIP專區(qū)-嵌入式/單片機編程源碼精選合集系列（121）免費下載

  資源簡介：光電檢測技術(shù)

  標簽： 光電檢測技術(shù)

  上傳時間： 2013-07-05

  上傳用戶：eeworm

• VERILOG HDL語言實現(xiàn)CPLD-EPC240與電腦的串口通訊QUARTUS邏輯工程源碼免費下載

  資源簡介：VERILOG HDL語言實現(xiàn)CPLD-EPC240與電腦的串口通訊QUARTUS邏輯工程源碼?//本模塊的功能是驗證實現(xiàn)和PC機進行基本的串口通信的功能。需要在//PC機上安裝一個串口調(diào)試工具來驗證程序的功能。//程序?qū)崿F(xiàn)了一個收發(fā)一幀10個bit（即無奇偶校驗位）的串口控//制器，...

  標簽： VERILOG HDL CPLD 串口通訊 quartus

  上傳時間： 2022-02-18

  上傳用戶：

• 移位運算器SHIFTER 使用VERILOG HDL 語言編寫免費下載

  資源簡介：移位運算器SHIFTER 使用VERILOG HDL 語言編寫，其輸入輸出端分別與鍵盤/顯示器LED 連接。移位運算器是時序電路，在J鐘信號到來時狀態(tài)產(chǎn)生變化， CLK 為其時鐘脈沖。由S0、S1 、M 控制移位運算的功能狀態(tài)，具有數(shù)據(jù)裝入、數(shù)據(jù)保持、循環(huán)右移、帶進位循環(huán)右移，...

  標簽： SHIFTER VERILOG HDL 移位

  上傳時間： 2014-01-16

  上傳用戶：wys0120

• 本程序（狀態(tài)機）使用VERILOG HDL語言編寫免費下載

  資源簡介：本程序（狀態(tài)機）使用VERILOG HDL語言編寫，并通過QuestaSim仿真。

  標簽： VERILOG HDL 程序 狀態(tài)

  上傳時間： 2013-12-26

  上傳用戶：894898248

• 有實驗結(jié)果,用MOSIN6編寫的,是VERILOG HDL語言實現(xiàn)的. 練習三 利用條件語句實現(xiàn)計數(shù)分頻時序電路 實驗目的： 1. 掌握條件語句在簡單時序模塊設(shè)計中的使用； 2. 學習在Ver免費下載

  資源簡介：有實驗結(jié)果,用MOSIN6編寫的,是VERILOG HDL語言實現(xiàn)的. 練習三 利用條件語句實現(xiàn)計數(shù)分頻時序電路 實驗目的： 1. 掌握條件語句在簡單時序模塊設(shè)計中的使用； 2. 學習在VERILOG模塊中應用計數(shù)器； 3. 學習測試模塊的編寫、綜合和不同層次的仿真。 練習四 ...

  標簽： VERILOG MOSIN6 HDL Ver

  上傳時間： 2016-11-19

  上傳用戶：mhp0114

• VERILOG HDL語言在FPGA實現(xiàn)中的存儲器的使用詳細說明免費下載

  資源簡介：VERILOG HDL語言在FPGA實現(xiàn)中的存儲器的使用詳細說明

  標簽： VERILOG FPGA HDL 語言

  上傳時間： 2014-10-14

  上傳用戶：litianchu

• 這是華為使用的內(nèi)部培訓教程！ 本文主要介紹了VERILOG HDL 語言的一些基本知識免費下載

  資源簡介：這是華為使用的內(nèi)部培訓教程！ 本文主要介紹了VERILOG HDL 語言的一些基本知識，目的是使初學者能夠迅速掌 HDL 設(shè)計方法，初步了解并掌握VERILOG HDL語言的基本要素，能夠讀懂簡單的設(shè)計代碼并 夠進行一些簡單設(shè)計的VERILOG HDL建模。

  標簽： VERILOG HDL 華為 培訓教程

  上傳時間： 2016-05-20

  上傳用戶：it男一枚

• 這是我用VERILOG HDL語言寫的浮點乘法器,用的是基4的booth算法,對于部分積使用了5-2壓縮和3-2壓縮,歡迎大家指點,也歡迎大家把它改成流水線以提高速度.免費下載

  資源簡介：這是我用VERILOG HDL語言寫的浮點乘法器,用的是基4的booth算法,對于部分積使用了5-2壓縮和3-2壓縮,歡迎大家指點,也歡迎大家把它改成流水線以提高速度.

  標簽： VERILOG booth HDL 家

  上傳時間： 2013-11-29

  上傳用戶：jjj0202

• 這是一個VERILOG HDL 語言的例子免費下載

  資源簡介：這是一個VERILOG HDL 語言的例子，在CPLD器件EPM240上實現(xiàn)了 RS232協(xié)議、按鍵處理、LED數(shù)碼管顯示和每秒加1數(shù)碼顯示。使用quartus ii 7.0 以上打開.

  標簽： VERILOG HDL 語言

  上傳時間： 2017-03-06

  上傳用戶：lizhen9880

• 本文介紹VERILOG HDL語言的發(fā)展歷史和它的主要能力。并對各種使用進行詳細講解。免費下載

  資源簡介：本文介紹VERILOG HDL語言的發(fā)展歷史和它的主要能力。并對各種使用進行詳細講解。

  標簽： VERILOG HDL 語言 發(fā)展

  上傳時間： 2017-04-04

  上傳用戶：s363994250

• 該項目在VGA顯示器上顯示8色豎彩條,使用的是VERILOG HDL語言編寫免費下載

  資源簡介：該項目在VGA顯示器上顯示8色豎彩條,使用的是VERILOG HDL語言編寫，言簡意賅，一目了然

  標簽： VERILOG VGA HDL 項目

  上傳時間： 2017-09-09

  上傳用戶：refent

• 使用Basys2開發(fā)板，VERILOG語言，外接PS2鍵盤，來實現(xiàn)電子琴的發(fā)音及歌曲演奏.rar免費下載

  資源簡介：使用Basys2開發(fā)板，VERILOG語言，外接PS2鍵盤，來實現(xiàn)電子琴的發(fā)音及歌曲演奏.rar

  標簽： VERILOG

  上傳時間： 2022-06-28

  上傳用戶：

• 基于VERILOG HDL語言的FPGA設(shè)計免費下載

  資源簡介：采用 VERILOG HDL 語言在Altera 公司的FPGA 芯片上實現(xiàn)了RISC_CPU 的關(guān)鍵部件狀態(tài)控制器的設(shè)計,以及在與其它各種數(shù)字邏輯設(shè)計方法的比較下,顯示出使用VERILOG

  標簽： VERILOG FPGA HDL 語言

  上傳時間： 2013-07-06

  上傳用戶：也一樣請求

• 該工程是基于VERILOG HDL 語言編寫的幀傳輸協(xié)議HDLC幀的發(fā)送端代碼免費下載

  資源簡介：該工程是基于VERILOG HDL 語言編寫的幀傳輸協(xié)議HDLC幀的發(fā)送端代碼，會用QUATUSII的人都應該知道如何使用，希望能給你帶來幫助

  標簽： VERILOG HDLC HDL 幀

  上傳時間： 2014-11-22

  上傳用戶：3到15

• 采用VERILOG HDL語言編寫的多功能數(shù)字鐘免費下載

  資源簡介：采用VERILOG HDL語言編寫的多功能數(shù)字鐘，包括四個功能：時間顯示與設(shè)置、秒表、鬧鐘、日期顯示與設(shè)置，源代碼對FPGA和CPLD學習者價值很高，

  標簽： VERILOG HDL 語言 編寫

  上傳時間： 2016-03-21

  上傳用戶：270189020

• VERILOG HDL語言編寫的數(shù)字秒表免費下載

  資源簡介：VERILOG HDL語言編寫的數(shù)字秒表，仿真已經(jīng)通過，可供參考

  標簽： VERILOG HDL 語言 編寫

  上傳時間： 2013-12-19

  上傳用戶：chfanjiang

• VERILOG HDL語言 常用乘法器設(shè)計免費下載

  資源簡介：VERILOG HDL語言 常用乘法器設(shè)計，可使用modelsim進行仿真

  標簽： VERILOG HDL 語言 乘法器設(shè)計

  上傳時間： 2017-01-02

  上傳用戶：lunshaomo

• VERILOG HDL語言 常用加法器設(shè)計免費下載

  資源簡介：VERILOG HDL語言 常用加法器設(shè)計，可使用modelsim進行仿真

  標簽： VERILOG HDL 語言 加法器

  上傳時間： 2013-12-24

  上傳用戶：lizhizheng88

• VERILOG HDL語言 伽羅華域GF（q）乘法器設(shè)計免費下載

  資源簡介：VERILOG HDL語言 伽羅華域GF（q）乘法器設(shè)計，可使用modelsim進行仿真

  標簽： VERILOG HDL 語言 乘法器設(shè)計

  上傳時間： 2013-12-27

  上傳用戶：ls530720646

• VERILOG HDL語言的常用除法器設(shè)計免費下載

  資源簡介：VERILOG HDL語言的常用除法器設(shè)計，可使用modelsim進行仿真

  標簽： VERILOG HDL 語言 除法器

  上傳時間： 2013-12-17

  上傳用戶：Zxcvbnm

• 此模塊用于"PS/2接口的鼠標或鍵盤"與"具有外部讀寫的8位并口單片機"雙向通信模塊. VERILOG HDL語言編寫,在Quartus II 8.1 (32-Bit)軟件中編譯,并下載至EPM7免費下載

  資源簡介：此模塊用于"PS/2接口的鼠標或鍵盤"與"具有外部讀寫的8位并口單片機"雙向通信模塊. VERILOG HDL語言編寫,在Quartus II 8.1 (32-Bit)軟件中編譯,并下載至EPM7128SLC84-10芯片中通過. 文件中有詳細的注解. 此模塊具有對于PS/2時鐘和數(shù)據(jù)線的濾波功能,這...

  標簽： VERILOG Quartus EPM7 8.1

  上傳時間： 2017-02-20

  上傳用戶：集美慧

• 用VERILOG HDL語言編寫的交通燈程序免費下載

  資源簡介：這是一個用VERILOG HDL語言編寫的交通燈程序?？梢杂肣uartus II運行。

  標簽： VERILOG HDL 語言 編寫

  上傳時間： 2013-08-19

  上傳用戶：alex wang

• 基于VERILOG HDL語言的FPGA源程序免費下載

  資源簡介：本原碼是基于VERILOG HDL語言的FPGA原程序，主要用于測頻率，特點主要是可以更快地測頻。實時性更高。

  標簽： VERILOG FPGA HDL 語言

  上傳時間： 2013-09-01

  上傳用戶：1417818867

• 以VERILOG HDL 語言編寫的一首歌曲免費下載

  資源簡介：以VERILOG HDL 語言編寫的一首歌曲，可供初學者借鑒

  標簽： VERILOG HDL 語言 編寫

  上傳時間： 2013-09-05

  上傳用戶：wyiman

• VERILOG HDL教程135例:VERILOG HDL語言類似于C語言免費下載

  資源簡介：VERILOG HDL教程135例:VERILOG HDL語言類似于C語言，便于學習。本文檔帶有源代碼，3-6章

  標簽： VERILOG HDL 135 C語言

  上傳時間： 2013-12-12

  上傳用戶：rocketrevenge

• VERILOG HDL教程135例:VERILOG HDL語言類似于C語言免費下載

  資源簡介：VERILOG HDL教程135例:VERILOG HDL語言類似于C語言，便于學習。本文檔帶有源代碼，7-8章

  標簽： VERILOG HDL 135 C語言

  上傳時間： 2013-12-09

  上傳用戶：cuiyashuo

• VERILOG HDL教程135例:VERILOG HDL語言類似于C語言免費下載

  資源簡介：VERILOG HDL教程135例:VERILOG HDL語言類似于C語言，便于學習。本文檔帶有源代碼，9-10章

  標簽： VERILOG HDL 135 C語言

  上傳時間： 2013-12-26

  上傳用戶：qb1993225

• VERILOG HDL教程135例:VERILOG HDL語言類似于C語言免費下載

  資源簡介：VERILOG HDL教程135例:VERILOG HDL語言類似于C語言，便于學習。本文檔帶有源代碼，11-12章

  標簽： VERILOG HDL 135 C語言

  上傳時間： 2015-03-24

  上傳用戶：zhaoq123