verilog HDL 接口試驗源代碼,比較實用。
資源簡介:verilog HDL 接口試驗源代碼,比較實用。
上傳時間: 2016-01-19
上傳用戶:qiao8960
資源簡介:verilog HDL綜合實驗源代碼,比較實用
上傳時間: 2016-01-19
上傳用戶:tb_6877751
資源簡介:ps2接口的verilog HDL源代碼
上傳時間: 2016-01-07
上傳用戶:杜瑩12345
資源簡介:11,13,16位超前進(jìn)位加法器的verilog HDL源代碼。
上傳時間: 2013-12-28
上傳用戶:ouyangtongze
資源簡介:基于地址總線接口的四倍頻編碼器信號接口的 FPGA實現(xiàn) verilog HDL的
上傳時間: 2014-08-12
上傳用戶:ayfeixiao
資源簡介:是關(guān)于dct的verilog HDL源代碼和測試程序
上傳時間: 2014-06-15
上傳用戶:四只眼
資源簡介:pli_handbook_examples_pc verilog HDL 與C的接口的典型例子
上傳時間: 2014-01-17
上傳用戶:change0329
資源簡介:verilog HDL的PLI子程序接口,用于與用戶C程序在2個方向上傳輸數(shù)據(jù),可用xilinx ISE,quartusii或modelsim仿真,
上傳時間: 2013-12-09
上傳用戶:kr770906
資源簡介:通用串行異步收發(fā)器8251的verilog HDL源代碼,經(jīng)過仿真驗證。
上傳時間: 2015-11-21
上傳用戶:lizhizheng88
資源簡介:基于AMBA規(guī)范的總線verilog HDL 源代碼
上傳時間: 2014-06-28
上傳用戶:manlian
資源簡介:算術(shù)處理器的verilog HDL的源代碼
上傳時間: 2016-01-07
上傳用戶:bjgaofei
資源簡介:占用資源少的verilog HDL uart接口;采用固定波特率115200,可以修改程序中的分頻來修改波特率,模式為1個啟始位,8位數(shù)據(jù)位,1個停止位;帶1字節(jié)緩存;當(dāng)緩存空時輸出空信號
上傳時間: 2013-12-28
上傳用戶:kikye
資源簡介:Design and Test_verilog HDL——EDA先鋒工作室《設(shè)計與驗證—verilog HDL》配書源代碼,很多使用的實例,并有說明,是學(xué)習(xí)verilog 不可多得的好資料。
上傳時間: 2016-02-18
上傳用戶:youlongjian0
資源簡介:verilog HDL寫的利用fpga控制ad7865進(jìn)行多路ad數(shù)據(jù)采集的程序源代碼。
上傳時間: 2016-03-09
上傳用戶:希醬大魔王
資源簡介:針對多DSP 共享總線的通用信號處理板卡, 介紹了基于PCI9054 和CPCI 總線的接口設(shè)計, 分析了通用WDM總線驅(qū)動程序的開發(fā)。采用verilog HDL 用CPLD 設(shè)計控制時序?qū)崿F(xiàn)了DSP 和 CPCI 總線橋接器PCI9054 之間的普通傳輸和高速DMA 傳輸。驅(qū)動程序采用DriverWorks ...
上傳時間: 2013-12-24
上傳用戶:tedo811
資源簡介:actel A3P250 fpga用verilog HDL語言實現(xiàn)串口功能的源代碼
上傳時間: 2013-12-23
上傳用戶:aa17807091
資源簡介:eeprom的verilog HDL源代碼,含eeprom的讀寫!Quartus II5.0平臺測試通過!
上傳時間: 2013-12-19
上傳用戶:BOBOniu
資源簡介:4 digital LED dynamic display的verilog HDL源代碼,它能動態(tài)的顯示4位數(shù),為FPGA 的DEBUG 提供便利,非常經(jīng)典,簡單易懂,并且經(jīng)過了Modelsim/ISE/FPGA(XC3S250ETQ144)驗證和實現(xiàn),好的行為模型就應(yīng)該大家分享。
上傳時間: 2016-04-12
上傳用戶:壞天使kk
資源簡介:通用串行異步收發(fā)器8251的verilog HDL源代碼.doc
上傳時間: 2013-12-24
上傳用戶:xg262122
資源簡介:用verilog HDL 寫的數(shù)字示波器的源代碼,其中還包括VGA控制源代碼
上傳時間: 2014-03-07
上傳用戶:731140412
資源簡介:用verilog HDL實現(xiàn)的1553B航空電子總線接口。
上傳時間: 2016-05-19
上傳用戶:許小華
資源簡介:是幾個用verilog HDL語言編寫的源代碼(里面包括實現(xiàn)濾波器等),對想學(xué)習(xí)這個語言的朋友很有幫助!
上傳時間: 2016-05-22
上傳用戶:ouyangtongze
資源簡介:基于I2C 的語音采集與播放 verilog HDL源代碼
上傳時間: 2016-07-25
上傳用戶:ggwz258
資源簡介:《verilog HDL程序設(shè)計教程》源代碼
上傳時間: 2016-08-20
上傳用戶:songyue1991
資源簡介:(219)卷積編碼的verilog HDL源代碼,很有用的啊,
上傳時間: 2016-09-01
上傳用戶:Late_Li
資源簡介:用verilog HDL實現(xiàn)的任意 頻率分頻器源代碼,是一個通用的程序
上傳時間: 2014-01-07
上傳用戶:alan-ee
資源簡介:verilog HDL 編寫的CY7C68013 SLAVE FIFO接口程序,實際測試可用。可以直接跟上位機(jī)連接,傳輸數(shù)據(jù)。
上傳時間: 2016-10-13
上傳用戶:ljmwh2000
資源簡介:實現(xiàn)十字路口簡單交通燈的verilog HDL源代碼,可以實現(xiàn)
上傳時間: 2013-12-17
上傳用戶:plsee
資源簡介:verilog HDL下的4 位數(shù)字頻率計控制模塊源代碼
上傳時間: 2016-11-25
上傳用戶:ainimao
資源簡介:《verilog HDL數(shù)字控制系統(tǒng)設(shè)計實例》-冼進(jìn)-源代碼
上傳時間: 2014-12-01
上傳用戶:xcy122677