Verilog HDL下的4 位數(shù)字頻率計控制模塊源代碼
資源簡介:Verilog HDL下的4 位數(shù)字頻率計控制模塊源代碼
上傳時間: 2016-11-25
上傳用戶:ainimao
資源簡介:4位數(shù)字頻率計的Verilog HDL設(shè)計,精度比較準(zhǔn)的
上傳時間: 2014-01-06
上傳用戶:shus521
資源簡介:學(xué)Verilog時寫的8位十進(jìn)制頻率計,開發(fā)環(huán)境為quartus II6.0.
上傳時間: 2014-01-20
上傳用戶:氣溫達(dá)上千萬的
資源簡介:基于Verilog HDL設(shè)計的多功能數(shù)字鐘,有興趣的
上傳時間: 2013-11-26
上傳用戶:宋桃子
資源簡介:Verilog HDL編寫的四位數(shù)碼管動態(tài)顯示程序,外圍電路用CPLD來實現(xiàn)
上傳時間: 2016-06-12
上傳用戶:米卡
資源簡介:用Verilog語言編寫的4位算術(shù)邏輯單元ALU,功能參考74181,包含.v文件以及測試用.vwf文件
上傳時間: 2016-09-28
上傳用戶:1583060504
資源簡介:(1)設(shè)計4位十進(jìn)制頻率計測量范圍: 1Hz~9999Hz (2)測量的數(shù)值通過4個數(shù)碼管顯示 (3)頻率超過9999Hz時,溢出指示燈亮,可以作為擴(kuò)大測量范圍的接口
上傳時間: 2014-01-11
上傳用戶:pompey
資源簡介:Verilog HDL編寫的4條指令CPU
上傳時間: 2014-01-27
上傳用戶:Ants
資源簡介:用Verilog寫的8位十進(jìn)制頻率計 注釋非常清晰 有助菜鳥學(xué)習(xí)
上傳時間: 2013-12-09
上傳用戶:1966640071
資源簡介:本文檔是四位數(shù)字頻率計數(shù)碼管顯示的keil程序和電路圖免費下載
上傳時間: 2022-05-10
上傳用戶:
資源簡介:用51單片機(jī)控制的8位顯示頻率計, 采用C語言編寫,方便,易懂
上傳時間: 2013-12-26
上傳用戶:ywqaxiwang
資源簡介:用AT89C51制作八位數(shù)字頻率計源程序。
上傳時間: 2014-01-12
上傳用戶:561596
資源簡介:基于VHDL的8位十進(jìn)制頻率計的詳細(xì)設(shè)計。
上傳時間: 2016-03-19
上傳用戶:jjj0202
資源簡介:----用AT89C51制作八位數(shù)字頻率計----完整程序清單,2003年全國大學(xué)生比賽項目!
上傳時間: 2016-07-25
上傳用戶:zgu489
資源簡介:51單片機(jī)開發(fā)的等精度數(shù)字頻率計,實現(xiàn)計數(shù)0-
上傳時間: 2013-12-31
上傳用戶:sqq
資源簡介:基于凌陽單片機(jī)的簡易語音數(shù)字頻率計源碼.實驗了語音播報測量的頻率,幅度值等.
上傳時間: 2014-09-06
上傳用戶:jiahao131
資源簡介:由單片機(jī)和CPLD共同構(gòu)成7位數(shù)字頻率計
上傳時間: 2014-01-19
上傳用戶:ikemada
資源簡介:基于FPGA的自適應(yīng)數(shù)字頻率計,測量范圍1Hz-99.9MHz
上傳時間: 2013-12-23
上傳用戶:ztj182002
資源簡介:本程序完整的實現(xiàn)了數(shù)字頻率計的常用功能。并對通常數(shù)字頻率計的常見問題進(jìn)行了改進(jìn)。具有實用價值。
上傳時間: 2017-06-05
上傳用戶:dyctj
資源簡介:該pdf描述的是簡易數(shù)字頻率計的設(shè)計與分析, 希望對設(shè)計到數(shù)字頻率計的朋友有點用處。
上傳時間: 2017-07-29
上傳用戶:ls530720646
資源簡介:基于FPGA的等精度數(shù)字頻率計實現(xiàn)等精度的頻率計
上傳時間: 2013-12-28
上傳用戶:jyycc
資源簡介:數(shù)字頻率計是電工電子中常用的測量儀器,數(shù)字頻率計通過用輸入待測信號對一特定長度的信號進(jìn)行計數(shù),從而得出頻率并通過數(shù)碼管直觀的顯示出來。本文提出了一種與輸入同步的數(shù)字頻率計的設(shè)計,提高了頻率計的精度,設(shè)計采用Multisim軟件進(jìn)行設(shè)計和仿真的過程,介紹...
上傳時間: 2022-05-08
上傳用戶:
資源簡介:數(shù)字頻率計是一種用來測試周期性變化信號工作頻率的裝置。其原理是在規(guī)定的單位時間(閘門時間)內(nèi),記錄輸入的脈沖的個數(shù)。我們可以通過改變記錄脈沖的閘門時間來切換測頻量程。本文利用EDA技術(shù)中的Max+plusⅡ作為開發(fā)工具,設(shè)計了基于FPGA的8位十進(jìn)制頻率計,...
上傳時間: 2013-12-31
上傳用戶:1079836864
資源簡介:頻率是電子技術(shù)領(lǐng)域內(nèi)的一個基本參數(shù),同時也是一個非常重要的參數(shù)。穩(wěn)定的時鐘在高性能電子系統(tǒng)中有著舉足輕重的作用,直接決定系統(tǒng)性能的優(yōu)劣。隨著電子技術(shù)的發(fā)展,測頻系統(tǒng)使用時鐘的提高,測頻技術(shù)有了相當(dāng)大的發(fā)展,但不管是何種測頻方法,±1個計數(shù)誤...
上傳時間: 2013-06-05
上傳用戶:wys0120
資源簡介:頻率是電子技術(shù)領(lǐng)域內(nèi)的一個基本參數(shù),同時也是一個非常重要的參數(shù)。穩(wěn)定的時鐘在高性能電子系統(tǒng)中有著舉足輕重的作用,直接決定系統(tǒng)性能的優(yōu)劣。隨著電子技術(shù)的發(fā)展,測頻系統(tǒng)使用時鐘的提高,測頻技術(shù)有了相當(dāng)大的發(fā)展,但不管是何種測頻方法,±1個計數(shù)誤...
上傳時間: 2013-04-24
上傳用戶:qqoqoqo
資源簡介:基于51單片機(jī)的數(shù)字頻率計,里面有源代碼與proteus仿真模型,可以作為學(xué)習(xí)參考之用^_^
上傳時間: 2013-07-03
上傳用戶:akk13
資源簡介:基于51單片機(jī)的數(shù)字頻率計的設(shè)計,數(shù)字頻率計廣泛應(yīng)用于日常實驗。
上傳時間: 2022-04-01
上傳用戶:
資源簡介:本文利用Verilog HDL 語言自頂向下的設(shè)計方法設(shè)計多功能數(shù)字鐘,突出了其作為硬件描述語言的良好的可讀性、可移植性和易理解等優(yōu)點,并通過Altera QuartusⅡ 4.1 和ModelSim
上傳時間: 2013-07-21
上傳用戶:ve3344
資源簡介:本文利用Verilog HDL 語言自頂向下的設(shè)計方法設(shè)計多功能數(shù)字鐘,突出了其作為硬件描述語言的良好的可讀性、可移植性和易理解等優(yōu)點,并通過Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成綜合、仿真。此程序通過下載到FPGA 芯片后,可應(yīng)用于實際的數(shù)字鐘顯示中...
上傳時間: 2013-11-10
上傳用戶:hz07104032
資源簡介:一個有效位為4位的十進(jìn)制的數(shù)字頻率計,VHDL語言編寫,已在硬件實驗箱上實驗通過。
上傳時間: 2013-12-22
上傳用戶:weixiao99