相 關 資 源

• 應用vhdl語言進行加法器的設計免費下載

  資源簡介：應用vhdl語言進行加法器的設計，比較器的設計，隨著vhdl語言的應用越來越廣泛，其重要性也更加明確。希望對大家有所幫助。

  標簽： vhdl 語言 加法器

  上傳時間： 2015-11-11

  上傳用戶：gut1234567

• 用vhdl語言設計CPU中的一部分：加法器的設計免費下載

  資源簡介：用vhdl語言設計CPU中的一部分：加法器的設計，包括多種加法器的設計方法！內容為英文

  標簽： vhdl CPU 語言 分

  上傳時間： 2015-06-11

  上傳用戶：xiaohuanhuan

• 用一位全加器組成四位全加器. 所用語言是Verilog HDL. 主要用在加法器的設計中。免費下載

  資源簡介：用一位全加器組成四位全加器. 所用語言是Verilog HDL. 主要用在加法器的設計中。

  標簽： Verilog HDL 全加器 語言

  上傳時間： 2015-05-02

  上傳用戶：zukfu

• 利用 vhdl 語言進行串行通信設計是一種很有效的方法 ,其原理簡單 ,可靠性高 ,又可以根據需要自行設定傳輸速率 ,與傳統的串行通信設計相比具有獨特的優勢.文章還對在軟件開發過程中應注意的事項作 免費下載

  資源簡介：利用 vhdl 語言進行串行通信設計是一種很有效的方法 ,其原理簡單 ,可靠性高 ,又可以根據需要自行設定傳輸速率 ,與傳統的串行通信設計相比具有獨特的優勢.文章還對在軟件開發過程中應注意的事項作 了說明.

  標簽： vhdl 串行 通信設計 語言

  上傳時間： 2017-08-31

  上傳用戶：zhuyibin

• 基于vhdl語言 智力搶答器的設計 本人的課程設計免費下載

  資源簡介：基于vhdl語言 智力搶答器的設計 本人的課程設計

  標簽： vhdl 語言 搶答器

  上傳時間： 2013-08-27

  上傳用戶：CHINA526

• 超前進位加法器的設計免費下載

  資源簡介：超前進位加法器的設計

  標簽： 進位 加法器

  上傳時間： 2013-10-19

  上傳用戶：shen_dafa

• vhdl 測試向量含測試向量（Test Bench）和波形產生：vhdl實例---相應加法器的測試向量（test bench).txt免費下載

  資源簡介：vhdl 測試向量含測試向量（Test Bench）和波形產生：vhdl實例---相應加法器的測試向量（test bench).txt

  標簽： Bench bench vhdl Test

  上傳時間： 2015-05-13

  上傳用戶：天涯

• 用vhdl 語言描述頻率計的設計免費下載

  資源簡介：用vhdl 語言描述頻率計的設計，其開發均在FPGA中

  標簽： vhdl 語言 頻率計

  上傳時間： 2013-12-24

  上傳用戶：change0329

• VHD設計實例8位加法器的設計分頻電路數字秒表的設計免費下載

  資源簡介：VHD設計實例8位加法器的設計分頻電路數字秒表的設計

  標簽： VHD 8位 設計實例 加法器

  上傳時間： 2014-08-10

  上傳用戶：yyq123456789

• 用vhdl語言實現序列檢測器的設計 這是學習vhdl語言的經典例子免費下載

  資源簡介：用vhdl語言實現序列檢測器的設計 這是學習vhdl語言的經典例子

  標簽： vhdl vhdl 語言 序列

  上傳時間： 2014-11-29

  上傳用戶：hzy5825468

• 基于vhdl語言 智力搶答器的設計 本人的課程設計免費下載

  資源簡介：基于vhdl語言 智力搶答器的設計 本人的課程設計

  標簽： vhdl 語言 搶答器

  上傳時間： 2014-01-24

  上傳用戶：1109003457

• 在c++應用matlab語言進行圖像壓縮的程序免費下載

  資源簡介：在c++應用matlab語言進行圖像壓縮的程序

  標簽： matlab 語言 圖像壓縮 程序

  上傳時間： 2014-01-22

  上傳用戶：lizhen9880

• 實現一位加法器的設計免費下載

  資源簡介：實現一位加法器的設計，假設輸入參數為A,B，則輸出為A,B的和

  標簽： 加法器

  上傳時間： 2017-01-02

  上傳用戶：baiom

• 1 8位加法器的設計 2 分頻電路 3 數字秒表的設計免費下載

  資源簡介：1 8位加法器的設計 2 分頻電路 3 數字秒表的設計

  標簽： 8位 加法器 分頻電路 數字秒表

  上傳時間： 2014-01-02

  上傳用戶：hn891122

• ALU加法器的設計免費下載

  資源簡介：ALU加法器的設計，實現帶進位的加法運算！

  標簽： ALU 加法器

  上傳時間： 2014-07-20

  上傳用戶：ruixue198909

• 應用vhdl語言編寫交通燈的控制程序。 熟悉該語言的基本用法。免費下載

  資源簡介：應用vhdl語言編寫交通燈的控制程序。 熟悉該語言的基本用法。

  標簽： vhdl 語言 編寫 交通燈

  上傳時間： 2014-11-28

  上傳用戶：gut1234567

• 用vhdl語言實現交通燈的設計,并與硬件相連接.免費下載

  資源簡介：用vhdl語言實現交通燈的設計,并與硬件相連接.

  標簽： vhdl 語言 交通燈 硬件

  上傳時間： 2013-12-27

  上傳用戶：思琦琦

• Ripple Adder: 16-bit 全加,半加及ripple adder的設計及vhdl程序 Carry Look ahead Adder:4, 16, 32 bits 前置進位加法器的設計方免費下載

  資源簡介：Ripple Adder: 16-bit 全加,半加及ripple adder的設計及vhdl程序 Carry Look ahead Adder:4, 16, 32 bits 前置進位加法器的設計方案及vhdl程序 Carry Select Adder:16 Bits 進位選擇加法器的設計方案及vhdl程序

  標簽： Adder Ripple ripple Carry

  上傳時間： 2015-05-13

  上傳用戶：我們的船長

• 基于FPGA模糊控制器的設計免費下載

  資源簡介：本文針對目前國內外基于FPGA實現模糊控制器的理論、EDA軟件工具的使用以及FPGA 技術的發展，對模糊控制器的設計作了有益的探索，并達到了預期的實驗效果。文章綜述了模糊控制理論的產生、發展、應用現狀以及今后的發展方向；介紹了模糊邏輯、模糊控制的基本原...

  標簽： FPGA 模糊控制器

  上傳時間： 2013-04-24

  上傳用戶：003030

• FPU加法器的設計與實現免費下載

  資源簡介：浮點運算器的核心運算部件是浮點加法器，它是實現浮點指令各種運算的基礎，其設計優化對于提高浮點運算的速度和精度相當關鍵。文章從浮點加法器算法和電路實現的角度給出設計方法，通過vhdl語言在QuartusII中進行設計和驗證，此加法器通過狀態機控制運算，有...

  標簽： FPU 加法器

  上傳時間： 2014-01-19

  上傳用戶：xauthu

• 可編程邏輯系統的vhdl設計技術,該本書首先對vhdl語言進行了闡述,然后用alter公司的產品進行舉例!免費下載

  資源簡介：可編程邏輯系統的vhdl設計技術,該本書首先對vhdl語言進行了闡述,然后用alter公司的產品進行舉例!

  標簽： vhdl alter 可編程 舉例

  上傳時間： 2014-11-26

  上傳用戶：dbs012280

• vhdl語言100例詳解。詳細講解了用vhdl語言進行數字電路和數字系統設計的知識。用100個實例免費下載

  資源簡介：vhdl語言100例詳解。詳細講解了用vhdl語言進行數字電路和數字系統設計的知識。用100個實例，不僅進行基礎的門電路設計，而且還有較為復雜的數字系統設計。這些實例可以直接被調用。

  標簽： vhdl 100 語言 數字電路

  上傳時間： 2014-01-07

  上傳用戶：lhw888

• 用vhdl語言設計CPU中的一部分：乘法器的設計免費下載

  資源簡介：用vhdl語言設計CPU中的一部分：乘法器的設計，包括多種乘法器的設計方法！內容為英文

  標簽： vhdl CPU 語言 分

  上傳時間： 2015-06-11

  上傳用戶：450976175

• 浮點加法器的vhdl算法設計 浮點加法器的vhdl算法設計免費下載

  資源簡介：浮點加法器的vhdl算法設計 浮點加法器的vhdl算法設計

  標簽： vhdl 浮點 加法器 算法設計

  上傳時間： 2014-01-13

  上傳用戶：z754970244

• 用vhdl語言 來實現 四位并行加法器的功能 是本科生的必學內容免費下載

  資源簡介：用vhdl語言 來實現 四位并行加法器的功能 是本科生的必學內容

  標簽： vhdl 語言 并行 加法器

  上傳時間： 2016-10-27

  上傳用戶：xg262122

• 收集的數字鎖相環設計相關文章多篇.主要采用vhdl語言進行設計.免費下載

  資源簡介：收集的數字鎖相環設計相關文章多篇.主要采用vhdl語言進行設計.

  標簽： vhdl 數字鎖相環 語言

  上傳時間： 2014-12-07

  上傳用戶：kytqcool

• 基于eda中vhdl語言的一位全加器的設計免費下載

  資源簡介：基于eda中vhdl語言的一位全加器的設計，詳細的設計過程和實驗現象，相互學習

  標簽： vhdl eda 語言 全加器

  上傳時間： 2014-01-15

  上傳用戶：baiom

• RS(204,188)譯碼器的設計 異步FIFO設計 偽隨即序列應用設計 CORDIC數字計算機的設計 CIC的設計 除法器的設計 加羅華域的乘法器設計免費下載

  資源簡介：RS(204,188)譯碼器的設計 異步FIFO設計 偽隨即序列應用設計 CORDIC數字計算機的設計 CIC的設計 除法器的設計 加羅華域的乘法器設計

  標簽： CORDIC FIFO 204 188

  上傳時間： 2017-01-24

  上傳用戶：縹緲

• 使用vhdl語言進行數字鎖相環的設計免費下載

  資源簡介：使用vhdl語言進行數字鎖相環的設計，pdf格式，可以打開

  標簽： vhdl 語言 數字鎖相環

  上傳時間： 2014-11-01

  上傳用戶：努力努力再努力

• 使用vhdl語言進行設計DPLL（數字鎖相環）的相關文件免費下載

  資源簡介：使用vhdl語言進行設計DPLL（數字鎖相環）的相關文件

  標簽： vhdl DPLL 語言 數字鎖相環

  上傳時間： 2013-12-25

  上傳用戶：Miyuki