用vhdl語言設計CPU中的一部分：加法器的設計，包括多種加法器的設計方法！內容為英文
資源簡介：用vhdl語言設計CPU中的一部分：加法器的設計，包括多種加法器的設計方法！內容為英文
上傳時間： 2015-06-11
上傳用戶：xiaohuanhuan
資源簡介：用vhdl語言設計CPU中的一部分：乘法器的設計，包括多種乘法器的設計方法！內容為英文
上傳時間： 2015-06-11
上傳用戶：450976175
資源簡介：用vhdl語言在CPLD/FPGA上實現浮點運算的方法
上傳時間： 2013-09-05
上傳用戶：life840315
資源簡介：用vhdl語言在CPLD/FPGA上實現浮點運算的方法
上傳時間： 2015-04-27
上傳用戶：fandeshun
資源簡介：用vhdl語言實現0--100范圍內簡單計算器功能的源代碼，包括加減乘除四種運算功能
上傳時間： 2015-11-04
上傳用戶：bibirnovis
資源簡介：用vhdl語言在FPGA或者CPLD上實現任意波形的產生
上傳時間： 2013-12-18
上傳用戶：playboys0
資源簡介：《網絡機器人java編程指南》書籍源碼。這是隨書光盤的一部分：各章的例子程序。還有另一部分是網絡機器人的源碼
上傳時間： 2014-01-11
上傳用戶：標點符號
資源簡介：運用vhdl語言實現四位超前進位加法器。
上傳時間： 2017-07-18
上傳用戶：66666
資源簡介：用vhdl語言描述十六路彩燈的設計其開發均在FPGA中
上傳時間： 2014-01-10
上傳用戶：日光微瀾
資源簡介：這個程序是用vhdl語言編寫的對AD7862在數據采集中進行設計，并進行波形仿真，是對芯片的進一步了解！！希望對相關硬件的朋友有用！！
上傳時間： 2016-01-15
上傳用戶：372825274
資源簡介：基于fpga和sopc的用vhdl語言編寫的EDA的32位Nios CPU嵌入式系統軟硬件設計
上傳時間： 2016-02-04
上傳用戶：梧桐
資源簡介：基于fpga和sopc的用vhdl語言編寫的EDA的32位Nios CPU嵌入式系統及其DMA設計俄羅斯方塊游戲機
上傳時間： 2013-12-09
上傳用戶：GHF
資源簡介：利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數碼管）之外的所有數字電路功能。所有數字邏輯功能都在CPLD器件上用vhdl語言實現。這樣設計具有體積小、設計周期短（設計過程中即可實現時序仿真）、調試方便、故障率低、修改升級容易等特點。 本設計采用...
上傳時間： 2014-01-02
上傳用戶：LIKE
資源簡介：用vhdl語言開發的一個16位的具有5級流水線的CPU設計
上傳時間： 2013-12-10
上傳用戶：wangchong
資源簡介：利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數碼管）之外的所有數字電路功能。所有數字邏輯功能都在CPLD器件上用vhdl語言實現。這樣設計具有體積小、設計周期短（設計過程中即可實現時序仿真）、調試方便、故障率低、修改升級容易等特點
上傳時間： 2013-12-26
上傳用戶：qwe1234
資源簡介：用vhdl 語言設計交通燈控制系統, 并在MAX+PLUS II 系統對FPGA/ CPLD 芯片進行下載, 由于生成的是集成化的數字電 路, 沒有傳統設計中的接線問題, 所以故障率低、可靠性高, 而且體積小。體現了EDA 技術在數字電路設計中的優越性。
上傳時間： 2013-12-28
上傳用戶：zhengzg
資源簡介：這是一個用vhdl語言實現的比較完整的ALU,可以用作其他CPU設計的部件
上傳時間： 2013-12-12
上傳用戶：王楚楚
資源簡介：用vhdl語言設計簡單的CPU，重點設計微操作代碼，然后設計CPU各組成模塊，最后根據設計的微操作設計微指令，驗證設計的正確性。可基本實現加、減、乘、除、移位、循環等操作。
上傳時間： 2014-02-22
上傳用戶：zuozuo1215
資源簡介：東南大學學生數字系統設計實驗：用vhdl語言編寫Printer與CPU互連的接口程序
上傳時間： 2013-12-22
上傳用戶：3到15
資源簡介：用vhdl 語言描述頻率計的設計，其開發均在FPGA中
上傳時間： 2013-12-24
上傳用戶：change0329
資源簡介：用vhdl語言實現的基于FPGA的交換機設計
上傳時間： 2013-04-24
上傳用戶：歸海惜雪
資源簡介：用vhdl語言設計基于FPGA器件的高采樣率FIR濾波器,基于vhdl與CPLD器件的FIR數字濾波器的設計
上傳時間： 2013-08-07
上傳用戶：ukuk
資源簡介：vhdl語言100例詳解。詳細講解了用vhdl語言進行數字電路和數字系統設計的知識。用100個實例，不僅進行基礎的門電路設計，而且還有較為復雜的數字系統設計。這些實例可以直接被調用。
上傳時間： 2014-01-07
上傳用戶：lhw888
資源簡介：用一位全加器組成四位全加器. 所用語言是Verilog HDL. 主要用在加法器的設計中。
上傳時間： 2015-05-02
上傳用戶：zukfu
資源簡介：全加器的詳細設計思路和用vhdl語言編寫的詳細源代碼
上傳時間： 2014-01-12
上傳用戶：zhaiyanzhong
資源簡介：這是用vhdl語言(硬件描述語言)寫的一個二維 8*8塊的離散余弦變換(DCT)以及反變換(IDCT).全同步設計,低門數.可以用于多媒體及打印應用領域.
上傳時間： 2015-06-03
上傳用戶：caiiicc
資源簡介：用vhdl語言編寫的LED顯示器驅動電路的設計源程序
上傳時間： 2015-07-27
上傳用戶：cuiyashuo
資源簡介：ic設計入門 用vhdl語言設計IC的一些主要方法和說明
上傳時間： 2015-08-17
上傳用戶：zhengzg
資源簡介：這是本人在Max plus2環境下用vhdl語言編的交通燈控制程序。做EDA課程設計的朋友可以下來參考參考。
上傳時間： 2014-01-19
上傳用戶：003030
資源簡介：用vhdl語言實現DDS直接數字頻率合成器的設計，采用正弦RAM表，可實現頻率可控的正弦數字信號，編譯、仿真通過。
上傳時間： 2014-01-04
上傳用戶：蟲蟲蟲蟲蟲蟲
