相 關(guān) 資 源

• 東南大學(xué)學(xué)生數(shù)字系統(tǒng)設(shè)計(jì)實(shí)驗(yàn)：用VHDL語言編寫Printer與CPU互連的接口程序免費(fèi)下載

  資源簡(jiǎn)介：東南大學(xué)學(xué)生數(shù)字系統(tǒng)設(shè)計(jì)實(shí)驗(yàn)：用VHDL語言編寫Printer與CPU互連的接口程序

  標(biāo)簽： Printer VHDL CPU 東南大學(xué)

  上傳時(shí)間： 2013-12-22

  上傳用戶：3到15

• VGA彩色信號(hào)控制器設(shè)計(jì)：用VHDL語言編寫程序免費(fèi)下載

  資源簡(jiǎn)介：VGA彩色信號(hào)控制器設(shè)計(jì)：用VHDL語言編寫程序，重點(diǎn)完成三個(gè)功能： 1.棋盤格圖案顯示： 用三基色原理在CRT顯示器上顯示由橫豎八彩條重疊構(gòu)成的棋盤格圖案； 2.在顯示器上依次顯示0~9十個(gè)數(shù)字： 每個(gè)數(shù)字不同顏色，每個(gè)顯示大約0.4秒，循環(huán)顯示； 3.顯示動(dòng)...

  標(biāo)簽： VHDL VGA 彩色 信號(hào)

  上傳時(shí)間： 2017-05-07

  上傳用戶：baitouyu

• 全加器的詳細(xì)設(shè)計(jì)思路和用VHDL語言編寫的詳細(xì)源代碼免費(fèi)下載

  資源簡(jiǎn)介：全加器的詳細(xì)設(shè)計(jì)思路和用VHDL語言編寫的詳細(xì)源代碼

  標(biāo)簽： VHDL 全加器 詳細(xì)設(shè)計(jì) 編寫

  上傳時(shí)間： 2014-01-12

  上傳用戶：zhaiyanzhong

• 這是用Verilog語言編寫AV型LCD屏的驅(qū)動(dòng)程序CPLD上運(yùn)行并調(diào)試成功的。可用作數(shù)字到模擬LCD轉(zhuǎn)換免費(fèi)下載

  資源簡(jiǎn)介：這是用Verilog語言編寫AV型LCD屏的驅(qū)動(dòng)程序CPLD上運(yùn)行并調(diào)試成功的。可用作數(shù)字到模擬LCD轉(zhuǎn)換

  標(biāo)簽： LCD Verilog CPLD 語言

  上傳時(shí)間： 2014-01-05

  上傳用戶：徐孺

• 一 實(shí)習(xí)題目：用java實(shí)現(xiàn)表單系統(tǒng) 二 設(shè)計(jì)思想：用java語言實(shí)現(xiàn)一個(gè)批發(fā)貨物的表單系統(tǒng)。在本次實(shí)習(xí)中免費(fèi)下載

  資源簡(jiǎn)介：一 實(shí)習(xí)題目：用java實(shí)現(xiàn)表單系統(tǒng) 二 設(shè)計(jì)思想：用java語言實(shí)現(xiàn)一個(gè)批發(fā)貨物的表單系統(tǒng)。在本次實(shí)習(xí)中，我是實(shí)現(xiàn)的批發(fā)鞋子的表單系統(tǒng)。該表單系統(tǒng)實(shí)現(xiàn)了在表單中單擊右鍵可以實(shí)現(xiàn)添加項(xiàng)目、刪除項(xiàng)目、修改項(xiàng)目，再輸入新加入的項(xiàng)目，刪除現(xiàn)有項(xiàng)目，修改現(xiàn)...

  標(biāo)簽： java 實(shí)習(xí) 表單

  上傳時(shí)間： 2013-12-24

  上傳用戶：weixiao99

• 乒乓球游戲機(jī)實(shí)驗(yàn)報(bào)告實(shí)驗(yàn)人： 大火虎設(shè)計(jì)課題： 用VHDL設(shè)計(jì)一個(gè)乒乓球游戲機(jī),用開關(guān)來摸擬球手及裁判,用LED來模擬乒乓球,采用每局十一球賽制,比分由七段顯示器顯示. 設(shè)計(jì)思路： 采用按功能分塊,將免費(fèi)下載

  資源簡(jiǎn)介：乒乓球游戲機(jī)實(shí)驗(yàn)報(bào)告實(shí)驗(yàn)人： 大火虎設(shè)計(jì)課題： 用VHDL設(shè)計(jì)一個(gè)乒乓球游戲機(jī),用開關(guān)來摸擬球手及裁判,用LED來模擬乒乓球,采用每局十一球賽制,比分由七段顯示器顯示. 設(shè)計(jì)思路： 采用按功能分塊,將整個(gè)電路分成若干子程序,利用不同的子程序來實(shí)現(xiàn)記分，顯示，...

  標(biāo)簽： VHDL LED 實(shí)驗(yàn)報(bào)告 實(shí)驗(yàn)

  上傳時(shí)間： 2015-08-25

  上傳用戶：gtzj

• 網(wǎng)絡(luò)實(shí)驗(yàn)：用JAVA語言實(shí)現(xiàn)WEB服務(wù)器功能。免費(fèi)下載

  資源簡(jiǎn)介：網(wǎng)絡(luò)實(shí)驗(yàn)：用JAVA語言實(shí)現(xiàn)WEB服務(wù)器功能。

  標(biāo)簽： JAVA WEB 網(wǎng)絡(luò) 實(shí)驗(yàn)

  上傳時(shí)間： 2015-11-04

  上傳用戶：皇族傳媒

• 網(wǎng)絡(luò)實(shí)驗(yàn)：用JAVA語言實(shí)現(xiàn)電子郵件的發(fā)送功能！有圖形界面。免費(fèi)下載

  資源簡(jiǎn)介：網(wǎng)絡(luò)實(shí)驗(yàn)：用JAVA語言實(shí)現(xiàn)電子郵件的發(fā)送功能！有圖形界面。

  標(biāo)簽： JAVA 網(wǎng)絡(luò) 實(shí)驗(yàn) 發(fā)送

  上傳時(shí)間： 2013-12-21

  上傳用戶：1101055045

• 基于fpga和sopc的用VHDL語言編寫的EDA的32位Nios CPU嵌入式系統(tǒng)軟硬件設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：基于fpga和sopc的用VHDL語言編寫的EDA的32位Nios CPU嵌入式系統(tǒng)軟硬件設(shè)計(jì)

  標(biāo)簽： fpga VHDL Nios sopc

  上傳時(shí)間： 2016-02-04

  上傳用戶：梧桐

• 基于fpga和sopc的用VHDL語言編寫的EDA的32位Nios CPU嵌入式系統(tǒng)及其DMA設(shè)計(jì)俄羅斯方塊游戲機(jī)免費(fèi)下載

  資源簡(jiǎn)介：基于fpga和sopc的用VHDL語言編寫的EDA的32位Nios CPU嵌入式系統(tǒng)及其DMA設(shè)計(jì)俄羅斯方塊游戲機(jī)

  標(biāo)簽： fpga VHDL Nios sopc

  上傳時(shí)間： 2013-12-09

  上傳用戶：GHF

• 多媒體課內(nèi)實(shí)驗(yàn)：用C語言實(shí)現(xiàn)的LZW壓縮和解壓算法。免費(fèi)下載

  資源簡(jiǎn)介：多媒體課內(nèi)實(shí)驗(yàn)：用C語言實(shí)現(xiàn)的LZW壓縮和解壓算法。

  標(biāo)簽： LZW 多媒體 C語言 實(shí)驗(yàn)

  上傳時(shí)間： 2014-11-23

  上傳用戶：鳳臨西北

• 多媒體課內(nèi)實(shí)驗(yàn)：用C語言實(shí)現(xiàn)的八數(shù)碼問題。免費(fèi)下載

  資源簡(jiǎn)介：多媒體課內(nèi)實(shí)驗(yàn)：用C語言實(shí)現(xiàn)的八數(shù)碼問題。

  標(biāo)簽： 多媒體 C語言 實(shí)驗(yàn) 數(shù)碼

  上傳時(shí)間： 2017-04-01

  上傳用戶：冇尾飛鉈

• 1、 實(shí)驗(yàn)要求：用高級(jí)語言編寫求自由距離的程序免費(fèi)下載

  資源簡(jiǎn)介：1、 實(shí)驗(yàn)要求：用高級(jí)語言編寫求自由距離的程序

  標(biāo)簽： 實(shí)驗(yàn) 高級(jí)語言 編寫 程序

  上傳時(shí)間： 2014-01-24

  上傳用戶：冇尾飛鉈

• 銀行家算法 1. 實(shí)驗(yàn)?zāi)康模? 用高級(jí)語言編寫和調(diào)試一個(gè)利用銀行家算法避免死鎖的程序免費(fèi)下載

  資源簡(jiǎn)介：銀行家算法 1. 實(shí)驗(yàn)?zāi)康模? 用高級(jí)語言編寫和調(diào)試一個(gè)利用銀行家算法避免死鎖的程序，以加深對(duì)分配資源時(shí)如何避免死鎖的理解。 2. 實(shí)驗(yàn)內(nèi)容： 編寫一個(gè)模擬程序，完成避免死鎖的模擬,要求采用dijkstra的銀行家算法。 實(shí)驗(yàn)具體包括:首先確定可利用資源向量...

  標(biāo)簽： 家 算法 實(shí)驗(yàn) 程序

  上傳時(shí)間： 2017-08-04

  上傳用戶：hwl453472107

• 一、目的要求 1、用高級(jí)語言編寫和調(diào)試一個(gè)簡(jiǎn)單的文件系統(tǒng)免費(fèi)下載

  資源簡(jiǎn)介：一、目的要求 1、用高級(jí)語言編寫和調(diào)試一個(gè)簡(jiǎn)單的文件系統(tǒng)，模擬文件管理的工作過程。從而對(duì)各種文件操作命令的實(shí)質(zhì)內(nèi)容和執(zhí)行過程有比較深入的了解。 2、要求設(shè)計(jì)一個(gè) n個(gè)用戶的文件系統(tǒng)，每次用戶可保存m個(gè)文件，用戶在一次運(yùn)行中只能打開一個(gè)文件，對(duì)文...

  標(biāo)簽： 高級(jí)語言 編寫 文件系統(tǒng) 調(diào)試

  上傳時(shí)間： 2014-10-10

  上傳用戶：fredguo

• 嵌入式系統(tǒng)的乘法器試驗(yàn)報(bào)告 包括源代碼 用VHDL語言編寫免費(fèi)下載

  資源簡(jiǎn)介：嵌入式系統(tǒng)的乘法器試驗(yàn)報(bào)告 包括源代碼 用VHDL語言編寫

  標(biāo)簽： VHDL 嵌入式系統(tǒng) 乘法器 報(bào)告

  上傳時(shí)間： 2013-12-26

  上傳用戶：wang5829

• 實(shí)驗(yàn)要求用高級(jí)語言編寫模擬進(jìn)程調(diào)度程序免費(fèi)下載

  資源簡(jiǎn)介：實(shí)驗(yàn)要求用高級(jí)語言編寫模擬進(jìn)程調(diào)度程序，以便加深理解有關(guān)進(jìn)程控制快、進(jìn)程隊(duì)列等概念，并體會(huì)和了解優(yōu)先數(shù)算法和時(shí)間片輪轉(zhuǎn)算法的具體實(shí)施辦法。 個(gè)人作業(yè)僅供參考，態(tài)度決定一切！

  標(biāo)簽： 實(shí)驗(yàn) 高級(jí)語言 編寫 模擬

  上傳時(shí)間： 2015-06-08

  上傳用戶：skhlm

• 攝像機(jī)標(biāo)定程序：用matlab語言編寫免費(fèi)下載

  資源簡(jiǎn)介：攝像機(jī)標(biāo)定程序：用matlab語言編寫，主程序?yàn)?Tsai，參考 TestData 以了解調(diào)用方法

  標(biāo)簽： matlab 攝像機(jī)標(biāo)定 程序 語言

  上傳時(shí)間： 2013-12-29

  上傳用戶：ljt101007

• 攝像機(jī)標(biāo)定程序：用matlab語言編寫免費(fèi)下載

  資源簡(jiǎn)介：攝像機(jī)標(biāo)定程序：用matlab語言編寫，zhang是主程序，請(qǐng)參考test以了解調(diào)用的方法

  標(biāo)簽： matlab 攝像機(jī)標(biāo)定 程序 語言

  上傳時(shí)間： 2015-07-11

  上傳用戶：yyyyyyyyyy

• 用VHDL語言編寫的LED顯示器驅(qū)動(dòng)電路的設(shè)計(jì)源程序免費(fèi)下載

  資源簡(jiǎn)介：用VHDL語言編寫的LED顯示器驅(qū)動(dòng)電路的設(shè)計(jì)源程序

  標(biāo)簽： VHDL LED 語言 編寫

  上傳時(shí)間： 2015-07-27

  上傳用戶：cuiyashuo

• 用高級(jí)語言編寫和調(diào)試一個(gè)簡(jiǎn)單的文件系統(tǒng)免費(fèi)下載

  資源簡(jiǎn)介：用高級(jí)語言編寫和調(diào)試一個(gè)簡(jiǎn)單的文件系統(tǒng)，模擬文件管理的工作過程

  標(biāo)簽： 高級(jí)語言 編寫 文件系統(tǒng) 調(diào)試

  上傳時(shí)間： 2015-10-23

  上傳用戶：xinyuzhiqiwuwu

• 用VHDL語言描述十六路彩燈的設(shè)計(jì)其開發(fā)均在FPGA中免費(fèi)下載

  資源簡(jiǎn)介：用VHDL語言描述十六路彩燈的設(shè)計(jì)其開發(fā)均在FPGA中

  標(biāo)簽： VHDL FPGA 語言 彩燈

  上傳時(shí)間： 2014-01-10

  上傳用戶：日光微瀾

• 這個(gè)程序是用VHDL語言編寫的對(duì)AD7862在數(shù)據(jù)采集中進(jìn)行設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：這個(gè)程序是用VHDL語言編寫的對(duì)AD7862在數(shù)據(jù)采集中進(jìn)行設(shè)計(jì)，并進(jìn)行波形仿真，是對(duì)芯片的進(jìn)一步了解！！希望對(duì)相關(guān)硬件的朋友有用！！

  標(biāo)簽： VHDL 7862 AD 程序

  上傳時(shí)間： 2016-01-15

  上傳用戶：372825274

• 基于fpga和sopc的用VHDL語言編寫的EDA組合電路的設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：基于fpga和sopc的用VHDL語言編寫的EDA組合電路的設(shè)計(jì)

  標(biāo)簽： fpga VHDL sopc EDA

  上傳時(shí)間： 2016-02-04

  上傳用戶：wangchong

• 基于fpga和sopc的用VHDL語言編寫的EDA等精度頻率設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：基于fpga和sopc的用VHDL語言編寫的EDA等精度頻率設(shè)計(jì)

  標(biāo)簽： fpga VHDL sopc EDA

  上傳時(shí)間： 2014-01-07

  上傳用戶：yepeng139

• 基于fpga和sopc的用VHDL語言編寫的EDA數(shù)字移相信號(hào)發(fā)生器免費(fèi)下載

  資源簡(jiǎn)介：基于fpga和sopc的用VHDL語言編寫的EDA數(shù)字移相信號(hào)發(fā)生器

  標(biāo)簽： fpga VHDL sopc EDA

  上傳時(shí)間： 2016-02-04

  上傳用戶：牛布牛

• 簡(jiǎn)單的漢字顯示系統(tǒng) 能移動(dòng)顯示 用C語言編寫免費(fèi)下載

  資源簡(jiǎn)介：簡(jiǎn)單的漢字顯示系統(tǒng) 能移動(dòng)顯示 用C語言編寫

  標(biāo)簽： 漢字顯示 C語言 移動(dòng)顯示

  上傳時(shí)間： 2013-12-29

  上傳用戶：wendy15

• 用VHDL語言編寫的基于FPGA的波形發(fā)生器。對(duì)于做實(shí)驗(yàn)需要產(chǎn)生的波形非常有用。免費(fèi)下載

  資源簡(jiǎn)介：用VHDL語言編寫的基于FPGA的波形發(fā)生器。對(duì)于做實(shí)驗(yàn)需要產(chǎn)生的波形非常有用。

  標(biāo)簽： VHDL FPGA 語言 編寫

  上傳時(shí)間： 2013-12-24

  上傳用戶：蠢蠢66

• 用VHDL語言編寫的實(shí)現(xiàn)FIFO的設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：用VHDL語言編寫的實(shí)現(xiàn)FIFO的設(shè)計(jì)，經(jīng)編譯下載成功

  標(biāo)簽： VHDL FIFO 語言 編寫

  上傳時(shí)間： 2016-10-19

  上傳用戶：陽光少年2016

• 用VHDL語言編寫設(shè)計(jì)8位總線收發(fā)器免費(fèi)下載

  資源簡(jiǎn)介：用VHDL語言編寫設(shè)計(jì)8位總線收發(fā)器，很不錯(cuò)，大家快下啊

  標(biāo)簽： VHDL 8位 語言 編寫

  上傳時(shí)間： 2017-01-15

  上傳用戶：ztj182002