用VHDL語言設計簡單的CPU,重點設計微操作代碼,然后設計CPU各組成模塊,最后根據設計的微操作設計微指令,驗證設計的正確性。可基本實現加、減、乘、除、移位、循環等操作。
資源簡介:用VHDL語言設計簡單的CPU,重點設計微操作代碼,然后設計CPU各組成模塊,最后根據設計的微操作設計微指令,驗證設計的正確性。可基本實現加、減、乘、除、移位、循環等操作。
上傳時間: 2014-02-22
上傳用戶:zuozuo1215
資源簡介:ic設計入門 用VHDL語言設計IC的一些主要方法和說明
上傳時間: 2015-08-17
上傳用戶:zhengzg
資源簡介:用VHDL語言設計CPU中的一部分:加法器的設計,包括多種加法器的設計方法!內容為英文
上傳時間: 2015-06-11
上傳用戶:xiaohuanhuan
資源簡介:用VHDL語言設計CPU中的一部分:乘法器的設計,包括多種乘法器的設計方法!內容為英文
上傳時間: 2015-06-11
上傳用戶:450976175
資源簡介:用VHDL語言設計的二輸入與非門電路,結構簡單,使用,希望能有所幫助,謝謝批評指導!
上傳時間: 2016-06-22
上傳用戶:miaochun888
資源簡介:這是用VHDL語言設計的四輸入與非門電路,很簡單,也很實用,希望對大家能有幫助,謝謝批評指導.
上傳時間: 2016-06-22
上傳用戶:xhz1993
資源簡介:東南大學學生數字系統設計實驗:用VHDL語言編寫Printer與CPU互連的接口程序
上傳時間: 2013-12-22
上傳用戶:3到15
資源簡介:用VHDL語言設計基于FPGA器件的高采樣率FIR濾波器,基于VHDL與CPLD器件的FIR數字濾波器的設計
上傳時間: 2013-08-07
上傳用戶:ukuk
資源簡介:用VHDL語言設計的頻率計,經過驗證,沒有問題
上傳時間: 2013-12-08
上傳用戶:15736969615
資源簡介:用VHDL 語言設計交通燈控制系統, 并在MAX+PLUS II 系統對FPGA/ CPLD 芯片進行下載, 由于生成的是集成化的數字電 路, 沒有傳統設計中的接線問題, 所以故障率低、可靠性高, 而且體積小。體現了EDA 技術在數字電路設計中的優越性。
上傳時間: 2013-12-28
上傳用戶:zhengzg
資源簡介:幾個用VHDL語言編程實現的電子設計,有詳細的原理介紹和源程序
上傳時間: 2017-05-03
上傳用戶:youmo81
資源簡介:用VHDL語言設計基于FPGA器件的高采樣率FIR濾波器,基于VHDL與CPLD器件的FIR數字濾波器的設計
上傳時間: 2017-08-05
上傳用戶:hwl453472107
資源簡介:清楚地講述了怎樣用VHDL語言設計整數分頻、小數分頻、分數分頻等,是學習VHDL不可多得的好材料!
上傳時間: 2015-09-09
上傳用戶:Andy123456
資源簡介:這是用VHDL來設計80C51的開發過程和代碼! 處女作,大家一定要頂啊!
上傳時間: 2015-04-18
上傳用戶:小碼農lz
資源簡介:用C語言編寫簡單的接口程序源代碼
上傳時間: 2015-10-12
上傳用戶:lingzhichao
資源簡介:在用VHDL語言設計中應充分利用VHDL語言特點,從設計思想語句運用及描述方法上等多方面對電路進行優化,舉實例.
上傳時間: 2016-02-15
上傳用戶:xymbian
資源簡介:用c語言實現簡單的編譯原理中的一條語句的詞法分析。
上傳時間: 2016-05-27
上傳用戶:bruce
資源簡介:在maxplusII上用VHDL語言編程實現的數字基帶信號的同步提取,是一個密碼輸入和修改的實例。在硬件實驗箱上連線,并將程序下載到主芯片上完成。
上傳時間: 2014-01-07
上傳用戶:TF2015
資源簡介:這是一個用VHDL語言實現dds的例子,已在quartusII里調通并可以下載到實驗箱上,功能正確
上傳時間: 2014-01-21
上傳用戶:xsnjzljj
資源簡介:要求用VHDL語言設計7人表決器和系列檢測器,檢測“1111111101111110”
上傳時間: 2013-12-26
上傳用戶:asddsd
資源簡介:用VHDL語言設計維特比 解碼器 是VHDL原代碼用ModelSim XE III 6.3c軟件實現仿真
上傳時間: 2013-12-09
上傳用戶:qiao8960
資源簡介:用VHDL語言設計四位全加器,有低位進位和高位進位。
上傳時間: 2013-12-26
上傳用戶:6546544
資源簡介:用VHDL語言設計三人表決器 新建VHDL設計文件并保存 檢查編譯 波形仿真
上傳時間: 2014-12-07
上傳用戶:541657925
資源簡介:基于fpga和sopc的用VHDL語言編寫的EDA的32位Nios CPU嵌入式系統軟硬件設計
上傳時間: 2016-02-04
上傳用戶:梧桐
資源簡介:基于fpga和sopc的用VHDL語言編寫的EDA的32位Nios CPU嵌入式系統及其DMA設計俄羅斯方塊游戲機
上傳時間: 2013-12-09
上傳用戶:GHF
資源簡介:用VHDL語言開發的一個16位的具有5級流水線的CPU設計
上傳時間: 2013-12-10
上傳用戶:wangchong
資源簡介:這是一個用VHDL語言實現的比較完整的ALU,可以用作其他CPU設計的部件
上傳時間: 2013-12-12
上傳用戶:王楚楚
資源簡介:用VHDL語言實現的基于FPGA的交換機設計
上傳時間: 2013-04-24
上傳用戶:歸海惜雪
資源簡介:VHDL語言100例詳解。詳細講解了用VHDL語言進行數字電路和數字系統設計的知識。用100個實例,不僅進行基礎的門電路設計,而且還有較為復雜的數字系統設計。這些實例可以直接被調用。
上傳時間: 2014-01-07
上傳用戶:lhw888
資源簡介:全加器的詳細設計思路和用VHDL語言編寫的詳細源代碼
上傳時間: 2014-01-12
上傳用戶:zhaiyanzhong