相 關(guān) 資 源

• 要求用VHDL語言設(shè)計7人表決器和系列檢測器免費下載

  資源簡介：要求用VHDL語言設(shè)計7人表決器和系列檢測器，檢測“1111111101111110”

  標(biāo)簽： VHDL 語言 表決器 檢測器

  上傳時間： 2013-12-26

  上傳用戶：asddsd

• 包含VHDL語言設(shè)計7人表決器電路和系檢測器列免費下載

  資源簡介：包含VHDL語言設(shè)計7人表決器電路和系檢測器列

  標(biāo)簽： VHDL 語言 表決器 電路

  上傳時間： 2014-01-05

  上傳用戶：lhc9102

• 用VHDL語言設(shè)計三人表決器 新建VHDL設(shè)計文件并保存 檢查編譯 波形仿真免費下載

  資源簡介：用VHDL語言設(shè)計三人表決器 新建VHDL設(shè)計文件并保存 檢查編譯 波形仿真

  標(biāo)簽： VHDL 語言 三人表決器 設(shè)計文件

  上傳時間： 2014-12-07

  上傳用戶：541657925

• 用VHDL語言設(shè)計基于FPGA器件的高采樣率FIR濾波器免費下載

  資源簡介：用VHDL語言設(shè)計基于FPGA器件的高采樣率FIR濾波器,基于VHDL與CPLD器件的FIR數(shù)字濾波器的設(shè)計

  標(biāo)簽： VHDL FPGA FIR 語言

  上傳時間： 2013-08-07

  上傳用戶：ukuk

• 用VHDL語言設(shè)計CPU中的一部分：加法器的設(shè)計免費下載

  資源簡介：用VHDL語言設(shè)計CPU中的一部分：加法器的設(shè)計，包括多種加法器的設(shè)計方法！內(nèi)容為英文

  標(biāo)簽： VHDL CPU 語言 分

  上傳時間： 2015-06-11

  上傳用戶：xiaohuanhuan

• 用VHDL語言設(shè)計CPU中的一部分：乘法器的設(shè)計免費下載

  資源簡介：用VHDL語言設(shè)計CPU中的一部分：乘法器的設(shè)計，包括多種乘法器的設(shè)計方法！內(nèi)容為英文

  標(biāo)簽： VHDL CPU 語言 分

  上傳時間： 2015-06-11

  上傳用戶：450976175

• ic設(shè)計入門 用VHDL語言設(shè)計IC的一些主要方法和說明免費下載

  資源簡介：ic設(shè)計入門 用VHDL語言設(shè)計IC的一些主要方法和說明

  標(biāo)簽： VHDL IC的 語言

  上傳時間： 2015-08-17

  上傳用戶：zhengzg

• 清楚地講述了怎樣用VHDL語言設(shè)計整數(shù)分頻、小數(shù)分頻、分數(shù)分頻等免費下載

  資源簡介：清楚地講述了怎樣用VHDL語言設(shè)計整數(shù)分頻、小數(shù)分頻、分數(shù)分頻等，是學(xué)習(xí)VHDL不可多得的好材料！

  標(biāo)簽： VHDL 分頻 語言 整數(shù)

  上傳時間： 2015-09-09

  上傳用戶：Andy123456

• 用VHDL語言設(shè)計的頻率計免費下載

  資源簡介：用VHDL語言設(shè)計的頻率計，經(jīng)過驗證，沒有問題

  標(biāo)簽： VHDL 語言 頻率計

  上傳時間： 2013-12-08

  上傳用戶：15736969615

• 在用VHDL語言設(shè)計中應(yīng)充分利用VHDL語言特點,從設(shè)計思想語句運用及描述方法上等多方面對電路進行優(yōu)化,舉實例.免費下載

  資源簡介：在用VHDL語言設(shè)計中應(yīng)充分利用VHDL語言特點,從設(shè)計思想語句運用及描述方法上等多方面對電路進行優(yōu)化,舉實例.

  標(biāo)簽： VHDL 語言 分 設(shè)計思想

  上傳時間： 2016-02-15

  上傳用戶：xymbian

• 用VHDL語言設(shè)計的二輸入與非門電路,結(jié)構(gòu)簡單,使用,希望能有所幫助,謝謝批評指導(dǎo)!免費下載

  資源簡介：用VHDL語言設(shè)計的二輸入與非門電路,結(jié)構(gòu)簡單,使用,希望能有所幫助,謝謝批評指導(dǎo)!

  標(biāo)簽： VHDL 語言 與非門電路 輸入

  上傳時間： 2016-06-22

  上傳用戶：miaochun888

• 這是用VHDL語言設(shè)計的四輸入與非門電路,很簡單,也很實用,希望對大家能有幫助,謝謝批評指導(dǎo).免費下載

  資源簡介：這是用VHDL語言設(shè)計的四輸入與非門電路,很簡單,也很實用,希望對大家能有幫助,謝謝批評指導(dǎo).

  標(biāo)簽： VHDL 語言 與非門電路 家

  上傳時間： 2016-06-22

  上傳用戶：xhz1993

• 用VHDL語言設(shè)計維特比 解碼器 是VHDL原代碼用ModelSim XE III 6.3c軟件實現(xiàn)仿真免費下載

  資源簡介：用VHDL語言設(shè)計維特比 解碼器 是VHDL原代碼用ModelSim XE III 6.3c軟件實現(xiàn)仿真

  標(biāo)簽： VHDL ModelSim III 6.3

  上傳時間： 2013-12-09

  上傳用戶：qiao8960

• VHDL語言實現(xiàn)三人表決器控制電路免費下載

  資源簡介：VHDL語言實現(xiàn)三人表決器控制電路，有優(yōu)先級自主設(shè)定等功能

  標(biāo)簽： VHDL 語言 三人表決器 控制電路

  上傳時間： 2013-12-03

  上傳用戶：a3318966

• 用VHDL 語言設(shè)計交通燈控制系統(tǒng), 并在MAX+PLUS II 系統(tǒng)對FPGA/ CPLD 芯片進行下載, 由于生成的是集成化的數(shù)字電 路, 沒有傳統(tǒng)設(shè)計中的接線問題, 所以故障率低、可靠性高,免費下載

  資源簡介：用VHDL 語言設(shè)計交通燈控制系統(tǒng), 并在MAX+PLUS II 系統(tǒng)對FPGA/ CPLD 芯片進行下載, 由于生成的是集成化的數(shù)字電 路, 沒有傳統(tǒng)設(shè)計中的接線問題, 所以故障率低、可靠性高, 而且體積小。體現(xiàn)了EDA 技術(shù)在數(shù)字電路設(shè)計中的優(yōu)越性。

  標(biāo)簽： VHDL FPGA CPLD PLUS

  上傳時間： 2013-12-28

  上傳用戶：zhengzg

• 用VHDL語言設(shè)計四位全加器免費下載

  資源簡介：用VHDL語言設(shè)計四位全加器，有低位進位和高位進位。

  標(biāo)簽： VHDL 語言 全加器

  上傳時間： 2013-12-26

  上傳用戶：6546544

• 用VHDL語言設(shè)計簡單的CPU免費下載

  資源簡介：用VHDL語言設(shè)計簡單的CPU，重點設(shè)計微操作代碼，然后設(shè)計CPU各組成模塊，最后根據(jù)設(shè)計的微操作設(shè)計微指令，驗證設(shè)計的正確性。可基本實現(xiàn)加、減、乘、除、移位、循環(huán)等操作。

  標(biāo)簽： VHDL CPU 語言

  上傳時間： 2014-02-22

  上傳用戶：zuozuo1215

• 用VHDL語言設(shè)計基于FPGA器件的高采樣率FIR濾波器,基于VHDL與CPLD器件的FIR數(shù)字濾波器的設(shè)計免費下載

  資源簡介：用VHDL語言設(shè)計基于FPGA器件的高采樣率FIR濾波器,基于VHDL與CPLD器件的FIR數(shù)字濾波器的設(shè)計

  標(biāo)簽： VHDL FIR FPGA CPLD

  上傳時間： 2017-08-05

  上傳用戶：hwl453472107

• 本文件介紹的是用VerilogHDL語言設(shè)計分頻器和32位計數(shù)器.免費下載

  資源簡介：本文件介紹的是用VerilogHDL語言設(shè)計分頻器和32位計數(shù)器.

  標(biāo)簽： VerilogHDL 語言 分頻器 計數(shù)器

  上傳時間： 2013-12-15

  上傳用戶：縹緲

• 本書詳細介紹了VHDL語言設(shè)計數(shù)字邏輯電路和數(shù)字系統(tǒng)的過程和方法免費下載

  資源簡介：本書詳細介紹了VHDL語言設(shè)計數(shù)字邏輯電路和數(shù)字系統(tǒng)的過程和方法，并對設(shè)計中各種相關(guān)技術(shù)做了詳細的介紹，出此之外，本書提供了豐富的 實例，條理清晰，通俗易懂。

  標(biāo)簽： VHDL 詳細介紹 數(shù)字邏輯電路 數(shù)字系統(tǒng)

  上傳時間： 2016-06-28

  上傳用戶：頂?shù)弥?/p>

• 用VHDL語言實現(xiàn)QPSK調(diào)制功能和解調(diào)功能,免費下載

  資源簡介：用VHDL語言實現(xiàn)QPSK調(diào)制功能和解調(diào)功能,

  標(biāo)簽： VHDL QPSK 語言 解調(diào)

  上傳時間： 2016-08-26

  上傳用戶：xieguodong1234

• 用VHDL語言編寫的三人表決器免費下載

  資源簡介：用VHDL語言編寫的三人表決器，多數(shù)服從少數(shù)，或者一致通過。

  標(biāo)簽： VHDL 語言 編寫 三人表決器

  上傳時間： 2014-01-11

  上傳用戶：cc1915

• 用VHDL語言實現(xiàn)的基于FPGA的交換機設(shè)計免費下載

  資源簡介：用VHDL語言實現(xiàn)的基于FPGA的交換機設(shè)計

  標(biāo)簽： VHDL FPGA 語言 交換機

  上傳時間： 2013-04-24

  上傳用戶：歸海惜雪

• VHDL語言100例詳解。詳細講解了用VHDL語言進行數(shù)字電路和數(shù)字系統(tǒng)設(shè)計的知識。用100個實例免費下載

  資源簡介：VHDL語言100例詳解。詳細講解了用VHDL語言進行數(shù)字電路和數(shù)字系統(tǒng)設(shè)計的知識。用100個實例，不僅進行基礎(chǔ)的門電路設(shè)計，而且還有較為復(fù)雜的數(shù)字系統(tǒng)設(shè)計。這些實例可以直接被調(diào)用。

  標(biāo)簽： VHDL 100 語言 數(shù)字電路

  上傳時間： 2014-01-07

  上傳用戶：lhw888

• 全加器的詳細設(shè)計思路和用VHDL語言編寫的詳細源代碼免費下載

  資源簡介：全加器的詳細設(shè)計思路和用VHDL語言編寫的詳細源代碼

  標(biāo)簽： VHDL 全加器 詳細設(shè)計 編寫

  上傳時間： 2014-01-12

  上傳用戶：zhaiyanzhong

• 這是用VHDL語言(硬件描述語言)寫的一個二維 8*8塊的離散余弦變換(DCT)以及反變換(IDCT).全同步設(shè)計,低門數(shù).可以用于多媒體及打印應(yīng)用領(lǐng)域.免費下載

  資源簡介：這是用VHDL語言(硬件描述語言)寫的一個二維 8*8塊的離散余弦變換(DCT)以及反變換(IDCT).全同步設(shè)計,低門數(shù).可以用于多媒體及打印應(yīng)用領(lǐng)域.

  標(biāo)簽： VHDL IDCT DCT 變換

  上傳時間： 2015-06-03

  上傳用戶：caiiicc

• 用VHDL語言編寫的LED顯示器驅(qū)動電路的設(shè)計源程序免費下載

  資源簡介：用VHDL語言編寫的LED顯示器驅(qū)動電路的設(shè)計源程序

  標(biāo)簽： VHDL LED 語言 編寫

  上傳時間： 2015-07-27

  上傳用戶：cuiyashuo

• 這是本人在Max plus2環(huán)境下用VHDL語言編的交通燈控制程序。做EDA課程設(shè)計的朋友可以下來參考參考。免費下載

  資源簡介：這是本人在Max plus2環(huán)境下用VHDL語言編的交通燈控制程序。做EDA課程設(shè)計的朋友可以下來參考參考。

  標(biāo)簽： plus2 VHDL Max EDA

  上傳時間： 2014-01-19

  上傳用戶：003030

• 用VHDL語言實現(xiàn)DDS直接數(shù)字頻率合成器的設(shè)計免費下載

  資源簡介：用VHDL語言實現(xiàn)DDS直接數(shù)字頻率合成器的設(shè)計，采用正弦RAM表，可實現(xiàn)頻率可控的正弦數(shù)字信號，編譯、仿真通過。

  標(biāo)簽： VHDL DDS 語言 數(shù)字頻率合成器

  上傳時間： 2014-01-04

  上傳用戶：蟲蟲蟲蟲蟲蟲

• 智能全數(shù)字鎖相環(huán)的設(shè)計用VHDL語言在CPLD上實現(xiàn)串行通信免費下載

  資源簡介：智能全數(shù)字鎖相環(huán)的設(shè)計用VHDL語言在CPLD上實現(xiàn)串行通信

  標(biāo)簽： VHDL CPLD 全數(shù)字 串行通信

  上傳時間： 2014-01-08

  上傳用戶：weiwolkt