相 關(guān) 資 源

• 清楚地講述了怎樣用VHDL語言設(shè)計(jì)整數(shù)分頻、小數(shù)分頻、分?jǐn)?shù)分頻等免費(fèi)下載

  資源簡(jiǎn)介：清楚地講述了怎樣用VHDL語言設(shè)計(jì)整數(shù)分頻、小數(shù)分頻、分?jǐn)?shù)分頻等，是學(xué)習(xí)VHDL不可多得的好材料！

  標(biāo)簽： VHDL 分頻 語言 整數(shù)

  上傳時(shí)間： 2015-09-09

  上傳用戶：Andy123456

• C++面向?qū)ο蟪绦颍▍硒P翥）.rar依原書內(nèi)容制成的ppt,尤其適合備考。 本書全面系統(tǒng)地講述了Ｃ＋＋語言的基本語法和編程方法免費(fèi)下載

  資源簡(jiǎn)介：C++面向?qū)ο蟪绦颍▍硒P翥）.rar依原書內(nèi)容制成的ppt,尤其適合備考。 本書全面系統(tǒng)地講述了Ｃ＋＋語言的基本語法和編程方法，詳盡地描述了Ｃ＋＋語言面向?qū)ο蟮闹匾卣鳎侯惡蛯?duì)象、繼承和派生類、多態(tài)性和虛函數(shù)等內(nèi)容

  標(biāo)簽： 對(duì)象 程序

  上傳時(shí)間： 2016-04-16

  上傳用戶：agent

• 本文主要講述了怎樣在c語言環(huán)境下取隨機(jī)數(shù)。主要分為倆種。一種是帶種子的是、取法免費(fèi)下載

  資源簡(jiǎn)介：本文主要講述了怎樣在c語言環(huán)境下取隨機(jī)數(shù)。主要分為倆種。一種是帶種子的是、取法，另一種是使用時(shí)間作為種子。

  標(biāo)簽： c語言 環(huán)境 分 隨機(jī)數(shù)

  上傳時(shí)間： 2013-12-02

  上傳用戶：小鵬

• 用VHDL 語言設(shè)計(jì)交通燈控制系統(tǒng), 并在MAX+PLUS II 系統(tǒng)對(duì)FPGA/ CPLD 芯片進(jìn)行下載, 由于生成的是集成化的數(shù)字電 路, 沒有傳統(tǒng)設(shè)計(jì)中的接線問題, 所以故障率低、可靠性高,免費(fèi)下載

  資源簡(jiǎn)介：用VHDL 語言設(shè)計(jì)交通燈控制系統(tǒng), 并在MAX+PLUS II 系統(tǒng)對(duì)FPGA/ CPLD 芯片進(jìn)行下載, 由于生成的是集成化的數(shù)字電 路, 沒有傳統(tǒng)設(shè)計(jì)中的接線問題, 所以故障率低、可靠性高, 而且體積小。體現(xiàn)了EDA 技術(shù)在數(shù)字電路設(shè)計(jì)中的優(yōu)越性。

  標(biāo)簽： VHDL FPGA CPLD PLUS

  上傳時(shí)間： 2013-12-28

  上傳用戶：zhengzg

• 用VHDL語言設(shè)計(jì)基于FPGA器件的高采樣率FIR濾波器免費(fèi)下載

  資源簡(jiǎn)介：用VHDL語言設(shè)計(jì)基于FPGA器件的高采樣率FIR濾波器,基于VHDL與CPLD器件的FIR數(shù)字濾波器的設(shè)計(jì)

  標(biāo)簽： VHDL FPGA FIR 語言

  上傳時(shí)間： 2013-08-07

  上傳用戶：ukuk

• 用VHDL語言設(shè)計(jì)CPU中的一部分：加法器的設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：用VHDL語言設(shè)計(jì)CPU中的一部分：加法器的設(shè)計(jì)，包括多種加法器的設(shè)計(jì)方法！內(nèi)容為英文

  標(biāo)簽： VHDL CPU 語言 分

  上傳時(shí)間： 2015-06-11

  上傳用戶：xiaohuanhuan

• 用VHDL語言設(shè)計(jì)CPU中的一部分：乘法器的設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：用VHDL語言設(shè)計(jì)CPU中的一部分：乘法器的設(shè)計(jì)，包括多種乘法器的設(shè)計(jì)方法！內(nèi)容為英文

  標(biāo)簽： VHDL CPU 語言 分

  上傳時(shí)間： 2015-06-11

  上傳用戶：450976175

• ic設(shè)計(jì)入門 用VHDL語言設(shè)計(jì)IC的一些主要方法和說明免費(fèi)下載

  資源簡(jiǎn)介：ic設(shè)計(jì)入門 用VHDL語言設(shè)計(jì)IC的一些主要方法和說明

  標(biāo)簽： VHDL IC的 語言

  上傳時(shí)間： 2015-08-17

  上傳用戶：zhengzg

• 這是用VHDL 語言編寫的參數(shù)可以直接設(shè)置的2n倍時(shí)鐘分頻器免費(fèi)下載

  資源簡(jiǎn)介：這是用VHDL 語言編寫的參數(shù)可以直接設(shè)置的2n倍時(shí)鐘分頻器，在運(yùn)用時(shí)，不需要閱讀VHDL源代碼，只需要把clk_div2n.vhd加入當(dāng)前工程便可以直接調(diào)用clk_div2n.bsf。

  標(biāo)簽： VHDL 語言 編寫 參數(shù)

  上傳時(shí)間： 2015-08-23

  上傳用戶：xinyuzhiqiwuwu

• 用VHDL語言設(shè)計(jì)的頻率計(jì)免費(fèi)下載

  資源簡(jiǎn)介：用VHDL語言設(shè)計(jì)的頻率計(jì)，經(jīng)過驗(yàn)證，沒有問題

  標(biāo)簽： VHDL 語言 頻率計(jì)

  上傳時(shí)間： 2013-12-08

  上傳用戶：15736969615

• 在用VHDL語言設(shè)計(jì)中應(yīng)充分利用VHDL語言特點(diǎn),從設(shè)計(jì)思想語句運(yùn)用及描述方法上等多方面對(duì)電路進(jìn)行優(yōu)化,舉實(shí)例.免費(fèi)下載

  資源簡(jiǎn)介：在用VHDL語言設(shè)計(jì)中應(yīng)充分利用VHDL語言特點(diǎn),從設(shè)計(jì)思想語句運(yùn)用及描述方法上等多方面對(duì)電路進(jìn)行優(yōu)化,舉實(shí)例.

  標(biāo)簽： VHDL 語言 分 設(shè)計(jì)思想

  上傳時(shí)間： 2016-02-15

  上傳用戶：xymbian

• 用VHDL語言設(shè)計(jì)的二輸入與非門電路,結(jié)構(gòu)簡(jiǎn)單,使用,希望能有所幫助,謝謝批評(píng)指導(dǎo)!免費(fèi)下載

  資源簡(jiǎn)介：用VHDL語言設(shè)計(jì)的二輸入與非門電路,結(jié)構(gòu)簡(jiǎn)單,使用,希望能有所幫助,謝謝批評(píng)指導(dǎo)!

  標(biāo)簽： VHDL 語言 與非門電路 輸入

  上傳時(shí)間： 2016-06-22

  上傳用戶：miaochun888

• 這是用VHDL語言設(shè)計(jì)的四輸入與非門電路,很簡(jiǎn)單,也很實(shí)用,希望對(duì)大家能有幫助,謝謝批評(píng)指導(dǎo).免費(fèi)下載

  資源簡(jiǎn)介：這是用VHDL語言設(shè)計(jì)的四輸入與非門電路,很簡(jiǎn)單,也很實(shí)用,希望對(duì)大家能有幫助,謝謝批評(píng)指導(dǎo).

  標(biāo)簽： VHDL 語言 與非門電路 家

  上傳時(shí)間： 2016-06-22

  上傳用戶：xhz1993

• 要求用VHDL語言設(shè)計(jì)7人表決器和系列檢測(cè)器免費(fèi)下載

  資源簡(jiǎn)介：要求用VHDL語言設(shè)計(jì)7人表決器和系列檢測(cè)器，檢測(cè)“1111111101111110”

  標(biāo)簽： VHDL 語言 表決器 檢測(cè)器

  上傳時(shí)間： 2013-12-26

  上傳用戶：asddsd

• 用VHDL語言設(shè)計(jì)維特比 解碼器 是VHDL原代碼用ModelSim XE III 6.3c軟件實(shí)現(xiàn)仿真免費(fèi)下載

  資源簡(jiǎn)介：用VHDL語言設(shè)計(jì)維特比 解碼器 是VHDL原代碼用ModelSim XE III 6.3c軟件實(shí)現(xiàn)仿真

  標(biāo)簽： VHDL ModelSim III 6.3

  上傳時(shí)間： 2013-12-09

  上傳用戶：qiao8960

• 用VHDL語言設(shè)計(jì)四位全加器免費(fèi)下載

  資源簡(jiǎn)介：用VHDL語言設(shè)計(jì)四位全加器，有低位進(jìn)位和高位進(jìn)位。

  標(biāo)簽： VHDL 語言 全加器

  上傳時(shí)間： 2013-12-26

  上傳用戶：6546544

• 用VHDL語言設(shè)計(jì)簡(jiǎn)單的CPU免費(fèi)下載

  資源簡(jiǎn)介：用VHDL語言設(shè)計(jì)簡(jiǎn)單的CPU，重點(diǎn)設(shè)計(jì)微操作代碼，然后設(shè)計(jì)CPU各組成模塊，最后根據(jù)設(shè)計(jì)的微操作設(shè)計(jì)微指令，驗(yàn)證設(shè)計(jì)的正確性。可基本實(shí)現(xiàn)加、減、乘、除、移位、循環(huán)等操作。

  標(biāo)簽： VHDL CPU 語言

  上傳時(shí)間： 2014-02-22

  上傳用戶：zuozuo1215

• 用VHDL語言設(shè)計(jì)基于FPGA器件的高采樣率FIR濾波器,基于VHDL與CPLD器件的FIR數(shù)字濾波器的設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：用VHDL語言設(shè)計(jì)基于FPGA器件的高采樣率FIR濾波器,基于VHDL與CPLD器件的FIR數(shù)字濾波器的設(shè)計(jì)

  標(biāo)簽： VHDL FIR FPGA CPLD

  上傳時(shí)間： 2017-08-05

  上傳用戶：hwl453472107

• 用VHDL語言設(shè)計(jì)三人表決器 新建VHDL設(shè)計(jì)文件并保存 檢查編譯 波形仿真免費(fèi)下載

  資源簡(jiǎn)介：用VHDL語言設(shè)計(jì)三人表決器 新建VHDL設(shè)計(jì)文件并保存 檢查編譯 波形仿真

  標(biāo)簽： VHDL 語言 三人表決器 設(shè)計(jì)文件

  上傳時(shí)間： 2014-12-07

  上傳用戶：541657925

• 此程序用通過PFGA用VHDL語言實(shí)現(xiàn)了傅立葉變換免費(fèi)下載

  資源簡(jiǎn)介：此程序用通過PFGA用VHDL語言實(shí)現(xiàn)了傅立葉變換，希望對(duì)大家有用

  標(biāo)簽： PFGA VHDL 程序 傅立葉變換

  上傳時(shí)間： 2013-08-30

  上傳用戶：tonyshao

• VHDL語言100例詳解。詳細(xì)講解了用VHDL語言進(jìn)行數(shù)字電路和數(shù)字系統(tǒng)設(shè)計(jì)的知識(shí)。用100個(gè)實(shí)例免費(fèi)下載

  資源簡(jiǎn)介：VHDL語言100例詳解。詳細(xì)講解了用VHDL語言進(jìn)行數(shù)字電路和數(shù)字系統(tǒng)設(shè)計(jì)的知識(shí)。用100個(gè)實(shí)例，不僅進(jìn)行基礎(chǔ)的門電路設(shè)計(jì)，而且還有較為復(fù)雜的數(shù)字系統(tǒng)設(shè)計(jì)。這些實(shí)例可以直接被調(diào)用。

  標(biāo)簽： VHDL 100 語言 數(shù)字電路

  上傳時(shí)間： 2014-01-07

  上傳用戶：lhw888

• 此程序用通過PFGA用VHDL語言實(shí)現(xiàn)了傅立葉變換免費(fèi)下載

  資源簡(jiǎn)介：此程序用通過PFGA用VHDL語言實(shí)現(xiàn)了傅立葉變換，希望對(duì)大家有用

  標(biāo)簽： PFGA VHDL 程序 傅立葉變換

  上傳時(shí)間： 2014-01-19

  上傳用戶：zhoujunzhen

• 本代碼是用VHDL語言全面、系統(tǒng)地描述UART通信協(xié)議標(biāo)準(zhǔn)免費(fèi)下載

  資源簡(jiǎn)介：本代碼是用VHDL語言全面、系統(tǒng)地描述UART通信協(xié)議標(biāo)準(zhǔn)，通過對(duì)UART進(jìn)行數(shù)據(jù)通信的實(shí)際運(yùn)用，能夠較全面地理解和掌握VHDL和UART協(xié)議。

  標(biāo)簽： VHDL UART 代碼 語言

  上傳時(shí)間： 2013-12-31

  上傳用戶：

• 給出了一個(gè)簡(jiǎn)單明了描述狀態(tài)機(jī)的方法,可以學(xué)到怎樣用VHDL描述狀態(tài)機(jī)免費(fèi)下載

  資源簡(jiǎn)介：給出了一個(gè)簡(jiǎn)單明了描述狀態(tài)機(jī)的方法,可以學(xué)到怎樣用VHDL描述狀態(tài)機(jī)

  標(biāo)簽： VHDL 狀態(tài)

  上傳時(shí)間： 2016-04-09

  上傳用戶：firstbyte

• 本書系統(tǒng)地介紹了一種硬件描述語言免費(fèi)下載

  資源簡(jiǎn)介：本書系統(tǒng)地介紹了一種硬件描述語言，即VHDL語言設(shè)計(jì)數(shù)字邏輯電路和數(shù)字系統(tǒng)的新方法。這是電子電路設(shè)計(jì)方法上一次革命性的變化，也是邁向21世紀(jì)的電子工程師所必須掌握的專門知識(shí)。本書共分12章，第l章---第8章主要介紹VHDL語言的基本知識(shí)和使用VHDL語言設(shè)計(jì)...

  標(biāo)簽： 硬件描述語言

  上傳時(shí)間： 2014-01-11

  上傳用戶：sz_hjbf

• 介紹了用VHDL語言編寫的程序控制LED 程序簡(jiǎn)介清晰 還附有仿真波形圖免費(fèi)下載

  資源簡(jiǎn)介：介紹了用VHDL語言編寫的程序控制LED 程序簡(jiǎn)介清晰 還附有仿真波形圖

  標(biāo)簽： VHDL LED 語言 編寫

  上傳時(shí)間： 2014-03-02

  上傳用戶：498732662

• 單片機(jī)C語言編程與實(shí)例 清楚講述了如何從C語言代碼轉(zhuǎn)向單片機(jī)的代碼過程免費(fèi)下載

  資源簡(jiǎn)介：單片機(jī)C語言編程與實(shí)例 清楚講述了如何從C語言代碼轉(zhuǎn)向單片機(jī)的代碼過程，結(jié)合實(shí)例可以更深的認(rèn)識(shí)相關(guān)原理。

  標(biāo)簽： 單片機(jī) C語言編程 C語言代碼 代碼

  上傳時(shí)間： 2016-08-30

  上傳用戶：cylnpy

• 這是一個(gè)用VHDL語言實(shí)現(xiàn)了DES加密功能的程序免費(fèi)下載

  資源簡(jiǎn)介：這是一個(gè)用VHDL語言實(shí)現(xiàn)了DES加密功能的程序，由于DES加密的模式，解密時(shí)需把密要倒置

  標(biāo)簽： VHDL DES 語言 加密

  上傳時(shí)間： 2013-12-04

  上傳用戶：hebmuljb

• 頻率計(jì)介紹了用VHDL語言編寫的頻率計(jì)的程序免費(fèi)下載

  資源簡(jiǎn)介：頻率計(jì)介紹了用VHDL語言編寫的頻率計(jì)的程序，詳細(xì)編寫了如何測(cè)頻，如何計(jì)數(shù)頻率。

  標(biāo)簽： VHDL 頻率計(jì) 語言 編寫

  上傳時(shí)間： 2014-11-29

  上傳用戶：cazjing

• 系統(tǒng)地講述了計(jì)算機(jī)語言的編譯原理。如：編譯器、詞法分析、文法等免費(fèi)下載

  資源簡(jiǎn)介：系統(tǒng)地講述了計(jì)算機(jī)語言的編譯原理。如：編譯器、詞法分析、文法等

  標(biāo)簽： 分 計(jì)算機(jī)語言 編譯原理

  上傳時(shí)間： 2013-12-20

  上傳用戶：yph853211