相 關(guān) 資 源

• 用VHDL語言在FPGA或者CPLD上實現(xiàn)任意波形的產(chǎn)生免費下載

  資源簡介：用VHDL語言在FPGA或者CPLD上實現(xiàn)任意波形的產(chǎn)生

  標(biāo)簽： VHDL FPGA CPLD 語言

  上傳時間： 2013-12-18

  上傳用戶：playboys0

• 用VHDL語言在FPGA上實現(xiàn)浮點運算免費下載

  資源簡介：用VHDL語言在FPGA上實現(xiàn)浮點運算,大家共享

  標(biāo)簽： VHDL FPGA 語言 浮點運算

  上傳時間： 2013-08-19

  上傳用戶：epson850

• 用VHDL語言在FPGA上實現(xiàn)浮點運算,大家共享免費下載

  資源簡介：用VHDL語言在FPGA上實現(xiàn)浮點運算,大家共享

  標(biāo)簽： VHDL FPGA 語言 浮點運算

  上傳時間： 2013-12-24

  上傳用戶：a6697238

• 在FPGA或CPLD上實現(xiàn)的一中非常實用的倍頻電路免費下載

  資源簡介：在FPGA或CPLD上實現(xiàn)的一中非常實用的倍頻電路，只要輸入頻率高，精度就很高

  標(biāo)簽： FPGA CPLD 倍頻電路

  上傳時間： 2014-08-30

  上傳用戶：jkhjkh1982

• 利用FPGA的資源實現(xiàn)任意波形的產(chǎn)生免費下載

  資源簡介：利用FPGA的資源實現(xiàn)任意波形的產(chǎn)生，再若和單片機配合就能做成任意的波形發(fā)生器。

  標(biāo)簽： FPGA 資源 任意波形

  上傳時間： 2014-08-22

  上傳用戶：shus521

• 用VHDL語言在CPLD/FPGA上實現(xiàn)浮點運算的方法免費下載

  資源簡介：用VHDL語言在CPLD/FPGA上實現(xiàn)浮點運算的方法

  標(biāo)簽： VHDL CPLD FPGA 語言

  上傳時間： 2013-09-05

  上傳用戶：life840315

• 用VHDL語言在CPLD/FPGA上實現(xiàn)浮點運算的方法免費下載

  資源簡介：用VHDL語言在CPLD/FPGA上實現(xiàn)浮點運算的方法

  標(biāo)簽： VHDL CPLD FPGA 語言

  上傳時間： 2015-04-27

  上傳用戶：fandeshun

• 用VHDL語言在CPLD／FPGA上實現(xiàn)浮點運算免費下載

  資源簡介：用VHDL語言在CPLD／FPGA上實現(xiàn)浮點運算，資源多多共享,不亦樂乎!

  標(biāo)簽： VHDL CPLD FPGA 語言

  上傳時間： 2014-01-21

  上傳用戶：invtnewer

• 用VHDL語言在CPLD上實現(xiàn)串行通信免費下載

  資源簡介：用VHDL語言在CPLD上實現(xiàn)串行通信

  標(biāo)簽： VHDL CPLD 語言 串行通信

  上傳時間： 2013-09-06

  上傳用戶：q3290766

• 用VHDL語言在CPLD上實現(xiàn)串行通信免費下載

  資源簡介：用VHDL語言在CPLD上實現(xiàn)串行通信

  標(biāo)簽： VHDL CPLD 語言 串行通信

  上傳時間： 2014-01-03

  上傳用戶：jackgao

• 智能全數(shù)字鎖相環(huán)的設(shè)計用VHDL語言在CPLD上實現(xiàn)串行通信免費下載

  資源簡介：智能全數(shù)字鎖相環(huán)的設(shè)計用VHDL語言在CPLD上實現(xiàn)串行通信

  標(biāo)簽： VHDL CPLD 全數(shù)字 串行通信

  上傳時間： 2014-01-08

  上傳用戶：weiwolkt

• 錯誤檢測與糾正電路的設(shè)計與實現(xiàn)用VHDL語言在CPLD上實現(xiàn)串行通信.doc免費下載

  資源簡介：錯誤檢測與糾正電路的設(shè)計與實現(xiàn)用VHDL語言在CPLD上實現(xiàn)串行通信.doc

  標(biāo)簽： VHDL CPLD 錯誤檢測與糾正

  上傳時間： 2015-11-06

  上傳用戶：hwl453472107

• 用verilog語言在FPGA中實現(xiàn)fifo功能！免費下載

  資源簡介：用verilog語言在FPGA中實現(xiàn)fifo功能！

  標(biāo)簽： verilog FPGA fifo 語言

  上傳時間： 2015-05-02

  上傳用戶：epson850

• 用Verilog語言在FPGA內(nèi)實現(xiàn)一256個采樣點的正弦波免費下載

  資源簡介：用Verilog語言在FPGA內(nèi)實現(xiàn)一256個采樣點的正弦波，已嘗試，挺好用的~~~

  標(biāo)簽： Verilog FPGA 256 語言

  上傳時間： 2017-03-18

  上傳用戶：685

• 如何如何使用verilog Hdl以及如何使其在FPGA開發(fā)板上實現(xiàn)免費下載

  資源簡介：lab1——FPGA這個文件中體統(tǒng)了如何如何使用verilog Hdl以及如何使其在FPGA開發(fā)板上實現(xiàn)

  標(biāo)簽： verilog FPGA Hdl 如何使用

  上傳時間： 2013-08-18

  上傳用戶：qwe1234

• verilog語言在maxII系列芯片上實現(xiàn)iic功能免費下載

  資源簡介：verilog語言在maxII系列芯片上實現(xiàn)iic功能

  標(biāo)簽： verilog maxII iic 語言

  上傳時間： 2013-12-15

  上傳用戶：1583060504

• lab1——FPGA這個文件中體統(tǒng)了如何如何使用verilog Hdl以及如何使其在FPGA開發(fā)板上實現(xiàn)免費下載

  資源簡介：lab1——FPGA這個文件中體統(tǒng)了如何如何使用verilog Hdl以及如何使其在FPGA開發(fā)板上實現(xiàn)

  標(biāo)簽： FPGA verilog lab1 Hdl

  上傳時間： 2014-10-29

  上傳用戶：stella2015

• 在max_plus2和FPGA實驗箱上實現(xiàn)頻率計的功能免費下載

  資源簡介：在max_plus2和FPGA實驗箱上實現(xiàn)頻率計的功能，原創(chuàng)

  標(biāo)簽： max_plus FPGA 實驗箱 頻率計

  上傳時間： 2013-12-31

  上傳用戶：silenthink

• 這是在C5000系列DSP上實現(xiàn)FIR濾波器的源碼免費下載

  資源簡介：這是在C5000系列DSP上實現(xiàn)FIR濾波器的源碼，是用匯編語言編寫的，可直接在CCS上運行

  標(biāo)簽： C5000 DSP FIR 濾波器

  上傳時間： 2016-06-12

  上傳用戶：aeiouetla

• 本程序能夠在dsp2812擴展板上實現(xiàn)播放音樂的功能免費下載

  資源簡介：本程序能夠在dsp2812擴展板上實現(xiàn)播放音樂的功能

  標(biāo)簽： 2812 dsp 程序 擴展板

  上傳時間： 2013-12-21

  上傳用戶：hongmo

• 用matlab語言和多小波方法實現(xiàn)了數(shù)據(jù)的壓縮功能免費下載

  資源簡介：用matlab語言和多小波方法實現(xiàn)了數(shù)據(jù)的壓縮功能，可以實現(xiàn)已經(jīng)驗證過了

  標(biāo)簽： matlab 語言 數(shù)據(jù)

  上傳時間： 2014-10-29

  上傳用戶：rocketrevenge

• 在EPM570開發(fā)板上實現(xiàn)LED控制的程序免費下載

  資源簡介：在EPM570開發(fā)板上實現(xiàn)LED控制的程序

  標(biāo)簽： EPM 570 LED 開發(fā)板

  上傳時間： 2017-01-15

  上傳用戶：lz4v4

• 這是用于檢測心電信號QRS波的源碼用來雙正交小波能夠?qū)崿F(xiàn)QRS波形的準(zhǔn)確檢測免費下載

  資源簡介：這是用于檢測心電信號QRS波的源碼用來雙正交小波能夠?qū)崿F(xiàn)QRS波形的準(zhǔn)確檢測

  標(biāo)簽： QRS 用于檢測 心電信號 源碼

  上傳時間： 2014-01-21

  上傳用戶：奇奇奔奔

• 用VHDL語言編寫的乒乓球游戲免費下載

  資源簡介：用VHDL語言編寫的乒乓球游戲，可在CPLD上實現(xiàn)，具體的資料見文檔內(nèi)部

  標(biāo)簽： VHDL 語言 編寫

  上傳時間： 2014-02-24

  上傳用戶：woshini123456

• 常用數(shù)字邏輯功能都在CPLD器件上用VHDL語言實現(xiàn)免費下載

  資源簡介：利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語言實現(xiàn)。這樣設(shè)計具有體積小、設(shè)計周期短（設(shè)計過程中即可實現(xiàn)時序仿真）、調(diào)試方便、故障率低、修改升級容易等特點

  標(biāo)簽： CPLD VHDL 數(shù)字邏輯 器件

  上傳時間： 2013-08-11

  上傳用戶：hn891122

• 利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語言實現(xiàn)。這樣設(shè)計具有體積小、設(shè)計周期短（設(shè)計過程中即可實現(xiàn)時序仿真）、調(diào)試免費下載

  資源簡介：利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語言實現(xiàn)。這樣設(shè)計具有體積小、設(shè)計周期短（設(shè)計過程中即可實現(xiàn)時序仿真）、調(diào)試方便、故障率低、修改升級容易等特點。 本設(shè)計采用...

  標(biāo)簽： CPLD VHDL 芯片 時鐘源

  上傳時間： 2014-01-02

  上傳用戶：LIKE

• 利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語言實現(xiàn)。這樣設(shè)計具有體積小、設(shè)計周期短（設(shè)計過程中即可實現(xiàn)時序仿真）、調(diào)試免費下載

  資源簡介：利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語言實現(xiàn)。這樣設(shè)計具有體積小、設(shè)計周期短（設(shè)計過程中即可實現(xiàn)時序仿真）、調(diào)試方便、故障率低、修改升級容易等特點

  標(biāo)簽： CPLD VHDL 芯片 時鐘源

  上傳時間： 2013-12-26

  上傳用戶：qwe1234

• 用VHDL 語言設(shè)計交通燈控制系統(tǒng), 并在MAX+PLUS II 系統(tǒng)對FPGA/ CPLD 芯片進行下載, 由于生成的是集成化的數(shù)字電 路, 沒有傳統(tǒng)設(shè)計中的接線問題, 所以故障率低、可靠性高,免費下載

  資源簡介：用VHDL 語言設(shè)計交通燈控制系統(tǒng), 并在MAX+PLUS II 系統(tǒng)對FPGA/ CPLD 芯片進行下載, 由于生成的是集成化的數(shù)字電 路, 沒有傳統(tǒng)設(shè)計中的接線問題, 所以故障率低、可靠性高, 而且體積小。體現(xiàn)了EDA 技術(shù)在數(shù)字電路設(shè)計中的優(yōu)越性。

  標(biāo)簽： VHDL FPGA CPLD PLUS

  上傳時間： 2013-12-28

  上傳用戶：zhengzg

• 用VHDL語言設(shè)計基于FPGA器件的高采樣率FIR濾波器免費下載

  資源簡介：用VHDL語言設(shè)計基于FPGA器件的高采樣率FIR濾波器,基于VHDL與CPLD器件的FIR數(shù)字濾波器的設(shè)計

  標(biāo)簽： VHDL FPGA FIR 語言

  上傳時間： 2013-08-07

  上傳用戶：ukuk

• 一個用VHDL編寫的在CPLD上實現(xiàn)模擬交通燈的程序源代碼免費下載

  資源簡介：一個用VHDL編寫的在CPLD上實現(xiàn)模擬交通燈的程序源代碼

  標(biāo)簽： VHDL CPLD 編寫 模擬交通燈

  上傳時間： 2014-01-24

  上傳用戶：宋桃子