用VHDL語言在CPLD/FPGA上實現浮點運算,資源多多共享,不亦樂乎!
資源簡介:用VHDL語言在CPLD/FPGA上實現浮點運算,資源多多共享,不亦樂乎!
上傳時間: 2014-01-21
上傳用戶:invtnewer
資源簡介:用VHDL語言在CPLD/FPGA上實現浮點運算的方法
上傳時間: 2013-09-05
上傳用戶:life840315
資源簡介:用VHDL語言在CPLD/FPGA上實現浮點運算的方法
上傳時間: 2015-04-27
上傳用戶:fandeshun
資源簡介:用VHDL語言在FPGA上實現浮點運算,大家共享
上傳時間: 2013-08-19
上傳用戶:epson850
資源簡介:用VHDL語言在FPGA上實現浮點運算,大家共享
上傳時間: 2013-12-24
上傳用戶:a6697238
資源簡介:VHDL在FPGA上實現浮點運算,給初學者使用
上傳時間: 2013-12-19
上傳用戶:gtzj
資源簡介:用VHDL語言在CPLD上實現串行通信
上傳時間: 2013-09-06
上傳用戶:q3290766
資源簡介:用VHDL語言在CPLD上實現串行通信
上傳時間: 2014-01-03
上傳用戶:jackgao
資源簡介:智能全數字鎖相環的設計用VHDL語言在CPLD上實現串行通信
上傳時間: 2014-01-08
上傳用戶:weiwolkt
資源簡介:錯誤檢測與糾正電路的設計與實現用VHDL語言在CPLD上實現串行通信.doc
上傳時間: 2015-11-06
上傳用戶:hwl453472107
資源簡介:本程序用C語言在TC的平臺上實現了簡單的加密解密功能。
上傳時間: 2013-12-31
上傳用戶:奇奇奔奔
資源簡介:用VHDL語言在FPGA或者CPLD上實現任意波形的產生
上傳時間: 2013-12-18
上傳用戶:playboys0
資源簡介:用VHDL語言編寫的基于FPGA的波形發生器,使用了quartusII程序??梢栽?602液晶顯示器上顯示目前的波形種類。產生的波形分別是正弦波,三角波,鋸齒波和方波。
上傳時間: 2015-12-17
上傳用戶:zhichenglu
資源簡介:該程序是在xilinx的FPGA上實現DDR_SDRAM接口,程序是用verylog語言寫的
上傳時間: 2015-06-10
上傳用戶:爺的氣質
資源簡介:這是用pci-wishbone核和16450串口核在xilinx的FPGA上實現的串口程序,用verilog實現,ise7.1,不知道這里可不可以上傳硬件的程序~
上傳時間: 2015-09-19
上傳用戶:風之驕子
資源簡介:用VHDL語言編寫的基于FPGA的波形發生器。對于做實驗需要產生的波形非常有用。
上傳時間: 2013-12-24
上傳用戶:蠢蠢66
資源簡介:verilog語言在maxII系列芯片上實現iic功能
上傳時間: 2013-12-15
上傳用戶:1583060504
資源簡介:用VHDL語言編寫的LDPC碼硬件實現語言,相對于verilog的,比較簡單
上傳時間: 2016-11-05
上傳用戶:wpt
資源簡介:這是一個用VHDL語言編寫的mp3編解碼實現。
上傳時間: 2016-12-15
上傳用戶:lepoke
資源簡介:利用FPGA實現浮點運算的verilog代碼 希望能夠給需要做這方面研究的同仁有所幫助
上傳時間: 2013-12-22
上傳用戶:gyq
資源簡介:運行于80C196上的浮點運算程序asm
上傳時間: 2014-01-15
上傳用戶:kernaling
資源簡介:一篇關于DSP芯片的定點運算的文章 對用定點dsp實現浮點運算大有幫助
上傳時間: 2014-01-14
上傳用戶:gaome
資源簡介:用C++實現的利用整型數實現浮點運算的系列方法重載.
上傳時間: 2016-10-08
上傳用戶:妄想演繹師
資源簡介:本設計是用32位的并行全加器的,可以實現浮點運算!
上傳時間: 2014-01-22
上傳用戶:WMC_geophy
資源簡介:利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器(數碼管)之外的所有數字電路功能。所有數字邏輯功能都在CPLD器件上用VHDL語言實現。這樣設計具有體積小、設計周期短(設計過程中即可實現時序仿真)、調試方便、故障率低、修改升級容易等特點。 本設計采用...
上傳時間: 2014-01-02
上傳用戶:LIKE
資源簡介:利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器(數碼管)之外的所有數字電路功能。所有數字邏輯功能都在CPLD器件上用VHDL語言實現。這樣設計具有體積小、設計周期短(設計過程中即可實現時序仿真)、調試方便、故障率低、修改升級容易等特點
上傳時間: 2013-08-11
上傳用戶:hn891122
資源簡介:利用一塊芯片完成除時鐘源、按鍵、揚聲器和顯示器(數碼管)之外的所有數字電路功能。所有數字邏輯功能都在CPLD器件上用VHDL語言實現。這樣設計具有體積小、設計周期短(設計過程中即可實現時序仿真)、調試方便、故障率低、修改升級容易等特點
上傳時間: 2013-12-26
上傳用戶:qwe1234
資源簡介:用VHDL 語言設計交通燈控制系統, 并在MAX+PLUS II 系統對FPGA/ CPLD 芯片進行下載, 由于生成的是集成化的數字電 路, 沒有傳統設計中的接線問題, 所以故障率低、可靠性高, 而且體積小。體現了EDA 技術在數字電路設計中的優越性。
上傳時間: 2013-12-28
上傳用戶:zhengzg
資源簡介:本文介紹了樂曲演奏電路的設計與實現中涉及的CPLD/FPGA可編程邏輯控件,開發環境MAX+PLUSⅡ,硬件描述語言HDL以及介紹了在MAX+PLUSⅡ的EDA 軟件平臺上, 一種基于FPGA 的樂曲發生器的設計方法, 并給出了設計的頂層電路圖和底層模塊的VHDL(或AHDL)源程序。該設...
上傳時間: 2014-02-01
上傳用戶:wff
資源簡介:用VHDL語言設計基于FPGA器件的高采樣率FIR濾波器,基于VHDL與CPLD器件的FIR數字濾波器的設計
上傳時間: 2013-08-07
上傳用戶:ukuk