相 關(guān) 資 源

• ALU算術(shù)邏輯單元的簡單實(shí)現(xiàn),利用VHDL語言編寫,可進(jìn)行加法,減法,以及位的左右移動,只需一個時鐘脈沖免費(fèi)下載

  資源簡介：ALU算術(shù)邏輯單元的簡單實(shí)現(xiàn),利用VHDL語言編寫,可進(jìn)行加法,減法,以及位的左右移動,只需一個時鐘脈沖

  標(biāo)簽： VHDL ALU 算術(shù) 加法

  上傳時間： 2014-01-05

  上傳用戶：franktu

• 算術(shù)運(yùn)算單元ALU的設(shè)計,才用VHDL語言編寫,有仿真波形免費(fèi)下載

  資源簡介：算術(shù)運(yùn)算單元ALU的設(shè)計,才用VHDL語言編寫,有仿真波形

  標(biāo)簽： VHDL ALU 算術(shù)運(yùn)算 仿真

  上傳時間： 2014-01-03

  上傳用戶：wl9454

• 4bit ALU 利用VHDL語言編寫的4位ALU 開發(fā)環(huán)境是在windows下免費(fèi)下載

  資源簡介：4bit ALU 利用VHDL語言編寫的4位ALU 開發(fā)環(huán)境是在windows下

  標(biāo)簽： ALU windows 4bit VHDL

  上傳時間： 2015-05-04

  上傳用戶：litianchu

• 利用VHDL語言編寫的一個crc功能模塊免費(fèi)下載

  資源簡介：利用VHDL語言編寫的一個crc功能模塊，可下載到FPGA實(shí)現(xiàn)功能

  標(biāo)簽： VHDL crc 語言 編寫

  上傳時間： 2013-09-03

  上傳用戶：王慶才

• 利用VHDL語言編寫的一個crc功能模塊免費(fèi)下載

  資源簡介：利用VHDL語言編寫的一個crc功能模塊，可下載到FPGA實(shí)現(xiàn)功能

  標(biāo)簽： VHDL crc 語言 編寫

  上傳時間： 2015-07-04

  上傳用戶：CSUSheep

• 利用VHDL語言編寫的一個蛇形的程序免費(fèi)下載

  資源簡介：利用VHDL語言編寫的一個蛇形的程序，調(diào)試成功能夠?qū)崿F(xiàn)。可以在quarters ii 上運(yùn)行，歡迎大家使用

  標(biāo)簽： VHDL 語言 編寫 程序

  上傳時間： 2013-12-25

  上傳用戶：aa54

• 利用VHDL語言編寫的一個16分頻器免費(fèi)下載

  資源簡介：利用VHDL語言編寫的一個16分頻器，另外可以在程序中修改為任意2N的分頻器

  標(biāo)簽： VHDL 語言 編寫 分頻器

  上傳時間： 2014-01-18

  上傳用戶：erkuizhang

• 這是在大型機(jī)的環(huán)境下,利用cobol語言編寫的銀行報表系統(tǒng)開發(fā)的一個例子.其中還包含了JCL編譯運(yùn)行文件.免費(fèi)下載

  資源簡介：這是在大型機(jī)的環(huán)境下,利用cobol語言編寫的銀行報表系統(tǒng)開發(fā)的一個例子.其中還包含了JCL編譯運(yùn)行文件.

  標(biāo)簽： cobol JCL 大型機(jī) 環(huán)境

  上傳時間： 2015-09-13

  上傳用戶：han_zh

• 本原代碼中利用VHDL語言編寫了RAM、FIFO、ROM等常用的存儲和緩沖部件免費(fèi)下載

  資源簡介：本原代碼中利用VHDL語言編寫了RAM、FIFO、ROM等常用的存儲和緩沖部件，完全的代碼在ALTERA的FPGA上已經(jīng)通過仿真測試，保證可用.

  標(biāo)簽： VHDL FIFO RAM ROM

  上傳時間： 2013-12-07

  上傳用戶：wangzhen1990

• 遺傳算法的核心實(shí)現(xiàn)類 C++語言編寫免費(fèi)下載

  資源簡介：遺傳算法的核心實(shí)現(xiàn)類 C++語言編寫，自己經(jīng)過精心編寫

  標(biāo)簽： 算法 核心 語言 編寫

  上傳時間： 2016-01-28

  上傳用戶：253189838

• 這是利用VHDL語言編寫的關(guān)于ADC0809的程序免費(fèi)下載

  資源簡介：這是利用VHDL語言編寫的關(guān)于ADC0809的程序，編的很不錯

  標(biāo)簽： VHDL 0809 ADC 語言

  上傳時間： 2016-07-24

  上傳用戶：ynwbosss

• 利用VHDL語言編寫的串口程序免費(fèi)下載

  資源簡介：利用VHDL語言編寫的串口程序，可以在Quartus2環(huán)境下編譯下載

  標(biāo)簽： VHDL 語言 編寫 串口程序

  上傳時間： 2013-12-22

  上傳用戶：q123321

• 一個有效位為4位的十進(jìn)制的數(shù)字頻率計,VHDL語言編寫免費(fèi)下載

  資源簡介：一個有效位為4位的十進(jìn)制的數(shù)字頻率計,VHDL語言編寫，已在硬件實(shí)驗(yàn)箱上實(shí)驗(yàn)通過。

  標(biāo)簽： VHDL 十進(jìn)制 數(shù)字頻率計 語言

  上傳時間： 2013-12-22

  上傳用戶：weixiao99

• 單片機(jī)驅(qū)動LCD液晶字符顯示的驅(qū)動程序用VHDL語言編寫免費(fèi)下載

  資源簡介：單片機(jī)驅(qū)動LCD液晶字符顯示的驅(qū)動程序用VHDL語言編寫

  標(biāo)簽： VHDL LCD 單片機(jī)驅(qū)動 液晶

  上傳時間： 2016-01-14

  上傳用戶：www240697738

• 利用VHDL語言編寫,在lcd上顯示計數(shù).免費(fèi)下載

  資源簡介：利用VHDL語言編寫,在lcd上顯示計數(shù).

  標(biāo)簽： VHDL lcd 語言 編寫

  上傳時間： 2016-05-01

  上傳用戶：zhuoying119

• 編譯原理 的詞法分析 用C語言編寫 可運(yùn)行免費(fèi)下載

  資源簡介：編譯原理 的詞法分析 用C語言編寫 可運(yùn)行

  標(biāo)簽： 編譯原理 分 C語言 編寫

  上傳時間： 2013-12-30

  上傳用戶：exxxds

• 多用途的usb調(diào)試程序.用vb編寫.可通過增加功能,變成自己的軟件.免費(fèi)下載

  資源簡介：多用途的usb調(diào)試程序.用vb編寫.可通過增加功能,變成自己的軟件.

  標(biāo)簽： usb 多用 調(diào)試 程序

  上傳時間： 2016-11-18

  上傳用戶：黃華強(qiáng)

• 多用途的usb調(diào)試程序.用vc編寫.可通過增加功能,變成自己的軟件.免費(fèi)下載

  資源簡介：多用途的usb調(diào)試程序.用vc編寫.可通過增加功能,變成自己的軟件.

  標(biāo)簽： usb 多用 調(diào)試 程序

  上傳時間： 2014-01-12

  上傳用戶：璇珠官人

• 多線程下載程序的簡單實(shí)現(xiàn)免費(fèi)下載

  資源簡介：多線程下載程序的簡單實(shí)現(xiàn)，用C# 編寫基于VS2003環(huán)境

  標(biāo)簽： 多線程 下載程序

  上傳時間： 2016-07-05

  上傳用戶：wpt

• VHDL語言編寫的關(guān)于ADC0809的程序免費(fèi)下載

  資源簡介：這是利用VHDL語言編寫的關(guān)于ADC0809的程序，編的很不錯

  標(biāo)簽： VHDL 0809 ADC 語言

  上傳時間： 2013-08-19

  上傳用戶：lty6899826

• 用verilog語言編寫的4位算術(shù)邏輯單元ALU,功能參考74181免費(fèi)下載

  資源簡介：用verilog語言編寫的4位算術(shù)邏輯單元ALU,功能參考74181，包含.v文件以及測試用.vwf文件

  標(biāo)簽： verilog 74181 ALU 語言

  上傳時間： 2016-09-28

  上傳用戶：1583060504

• ALU算術(shù)邏輯運(yùn)算模塊設(shè)計代碼。內(nèi)容簡單。是個不錯的代碼免費(fèi)下載

  資源簡介：ALU算術(shù)邏輯運(yùn)算模塊設(shè)計代碼。內(nèi)容簡單。是個不錯的代碼，學(xué)習(xí)的人可以下載參閱。

  標(biāo)簽： ALU 代碼 算術(shù)邏輯運(yùn)算 模塊設(shè)計

  上傳時間： 2014-12-22

  上傳用戶：dianxin61

• ALU算術(shù)邏輯運(yùn)算單元 主要代碼 運(yùn)行環(huán)境為QU6.0免費(fèi)下載

  資源簡介：ALU算術(shù)邏輯運(yùn)算單元 主要代碼 運(yùn)行環(huán)境為QU6.0

  標(biāo)簽： ALU 6.0 QU 算術(shù)邏輯運(yùn)算

  上傳時間： 2013-12-04

  上傳用戶：wang0123456789

• 此代碼能高速實(shí)算術(shù)邏輯單元的功能免費(fèi)下載

  資源簡介：此代碼能高速實(shí)算術(shù)邏輯單元的功能，適合risc_CPU的設(shè)計。若有不足，請多多包含。

  標(biāo)簽： 代碼 算術(shù) 邏輯單元

  上傳時間： 2016-12-31

  上傳用戶：lmeeworm

• 基于FPGA的數(shù)字頻率計的設(shè)計11利用VHDL 硬件描述語言設(shè)計,并在EDA(電子設(shè)計自動化) 工具的幫助下,用大規(guī)模可編程邏輯器件(FPGA/ CPLD) 實(shí)現(xiàn)數(shù)字頻率計的設(shè)計原理及相關(guān)程序免費(fèi)下載

  資源簡介：基于FPGA的數(shù)字頻率計的設(shè)計11利用VHDL 硬件描述語言設(shè)計,并在EDA(電子設(shè)計自動化) 工具的幫助下,用大規(guī)模可編程邏輯器件(FPGA/ CPLD) 實(shí)現(xiàn)數(shù)字頻率計的設(shè)計原理及相關(guān)程序

  標(biāo)簽： FPGA CPLD VHDL EDA

  上傳時間： 2013-11-25

  上傳用戶：ruan2570406

• 利用java語言編寫的實(shí)現(xiàn)畫圖功能的代碼免費(fèi)下載

  資源簡介：利用java語言編寫的實(shí)現(xiàn)畫圖功能的代碼，非常簡單易懂，如果想自己開發(fā)一個編輯器，那么先研究這個，將會又不小的收獲。

  標(biāo)簽： java 語言 編寫 畫圖

  上傳時間： 2013-12-22

  上傳用戶：zhengjian

• 多線程技術(shù)的簡單實(shí)現(xiàn)免費(fèi)下載

  資源簡介：多線程技術(shù)的簡單實(shí)現(xiàn)，利用窗體與定時讀取數(shù)據(jù)進(jìn)行測試

  標(biāo)簽： 多線程技術(shù)

  上傳時間： 2016-09-06

  上傳用戶：wyc199288

• 隨機(jī)播放的簡單實(shí)現(xiàn)免費(fèi)下載

  資源簡介：隨機(jī)播放的簡單實(shí)現(xiàn)，利用JAVA的隨機(jī)函數(shù)實(shí)現(xiàn)簡單的MP3隨機(jī)播放功能。

  標(biāo)簽： 隨機(jī) 播放

  上傳時間： 2017-05-24

  上傳用戶：2525775

• 基于FPGA的數(shù)字頻率計的設(shè)計11利用VHDL 硬件描述語言設(shè)計免費(fèi)下載

  資源簡介：基于FPGA的數(shù)字頻率計的設(shè)計11利用VHDL 硬件描述語言設(shè)計,并在EDA(電子設(shè)計自動化) 工具的幫助下,用大規(guī)模可編程邏輯器件(FPGA/ CPLD) 實(shí)現(xiàn)數(shù)字頻率計的設(shè)計原理及相關(guān)程序

  標(biāo)簽： FPGA VHDL 數(shù)字頻率計 硬件描述語言

  上傳時間： 2013-08-06

  上傳用戶：taozhihua1314

• 基于FPGA的DDS信號發(fā)生器的簡單實(shí)現(xiàn)免費(fèi)下載

  資源簡介：基于FPGA的DDS信號發(fā)生器的簡單實(shí)現(xiàn)。這種方法簡單可靠、控制方便，且具有很高的頻率分辨率和轉(zhuǎn)換速度，非常適合快速跳頻通信的要求。 DDS（直接數(shù)字合成）是近年來迅速發(fā)展起來的一種新的頻率合成方法。

  標(biāo)簽： FPGA DDS 信號發(fā)生器

  上傳時間： 2013-08-13

  上傳用戶：zl5712176