4bit ALU 利用vhdl語言編寫的4位ALU 開發環境是在windows下
資源簡介：4bit ALU 利用vhdl語言編寫的4位ALU 開發環境是在windows下
上傳時間： 2015-05-04
上傳用戶：litianchu
資源簡介：超市運行模擬軟件源程序源代碼,是一個用c#語言編寫的C/S軟件,開發環境是VS.NET 2003 登陸時可以看數據庫中的姓名和密碼,不然無法登陸,具體操作見里面的說明!
上傳時間： 2015-06-20
上傳用戶：ANRAN
資源簡介：時鐘ic DS1302的驅動程序。開發環境是在c51下。希望給大家做個參考。
上傳時間： 2015-04-04
上傳用戶：yzhl1988
資源簡介：利用vhdl語言編寫的一個crc功能模塊，可下載到FPGA實現功能
上傳時間： 2013-09-03
上傳用戶：王慶才
資源簡介：利用vhdl語言編寫的一個16分頻器，另外可以在程序中修改為任意2N的分頻器
上傳時間： 2014-01-18
上傳用戶：erkuizhang
資源簡介：利用vhdl語言編寫的一個crc功能模塊，可下載到FPGA實現功能
上傳時間： 2015-07-04
上傳用戶：CSUSheep
資源簡介：這是利用vhdl語言編寫的關于ADC0809的程序，編的很不錯
上傳時間： 2016-07-24
上傳用戶：ynwbosss
資源簡介：用verilog語言編寫的4位算術邏輯單元ALU,功能參考74181，包含.v文件以及測試用.vwf文件
上傳時間： 2016-09-28
上傳用戶：1583060504
資源簡介：利用vhdl語言編寫的一個蛇形的程序，調試成功能夠實現。可以在quarters ii 上運行，歡迎大家使用
上傳時間： 2013-12-25
上傳用戶：aa54
資源簡介：利用vhdl語言編寫的串口程序，可以在Quartus2環境下編譯下載
上傳時間： 2013-12-22
上傳用戶：q123321
資源簡介：用vhdl語言編寫的三位二進制的乘法器，其原理是每位相乘后再錯位相加
上傳時間： 2014-08-31
上傳用戶：66666
資源簡介：這是在大型機的環境下,利用cobol語言編寫的銀行報表系統開發的一個例子.其中還包含了JCL編譯運行文件.
上傳時間： 2015-09-13
上傳用戶：han_zh
資源簡介：基于fpga和sopc的用vhdl語言編寫的EDA8位16進制頻率計
上傳時間： 2016-02-04
上傳用戶：myworkpost
資源簡介：用verilog編寫的4位ALU，由算術運算模塊、邏輯運算模塊、選擇模塊組成
上傳時間： 2014-01-04
上傳用戶：Amygdala
資源簡介：用vhdl語言編寫的一個乘法器校程序 是基于BOOTH算法的
上傳時間： 2016-07-02
上傳用戶：iswlkje
資源簡介：自己使用vhdl語言編寫的24位寄存器.主要用于DDS中
上傳時間： 2013-12-27
上傳用戶：ynwbosss
資源簡介：開發環境是在MDK 下LPC2378下的UCOS串口編程，和以前那個相比，改動了啟動代碼，去掉了系統里面的一個報警提示，并且使用了信號量、郵箱等，初學者使用！還沒有使用隊列，而且要經過改動才能支持串口的多個數據接收目前一次最多是發8個數據。 函數的測試是...
上傳時間： 2013-12-12
上傳用戶：llandlu
資源簡介：這是利用vhdl語言編寫的關于ADC0809的程序，編的很不錯
上傳時間： 2013-08-19
上傳用戶：lty6899826
資源簡介：使用vhdl語言編寫的A/D轉換程序，可在FPGA平臺使用
上傳時間： 2013-08-06
上傳用戶：杏簾在望
資源簡介：vhdl語言編寫的一個秒表源碼，包括在LCD上顯示的部分，附帶TB源碼，對初學者比較實用
上傳時間： 2016-02-24
上傳用戶：yd19890720
資源簡介：使用vhdl語言編寫的A/D轉換程序，可在FPGA平臺使用
上傳時間： 2017-08-11
上傳用戶：wendy15
資源簡介：ALU算術邏輯單元的簡單實現,利用vhdl語言編寫,可進行加法,減法,以及位的左右移動,只需一個時鐘脈沖
上傳時間： 2014-01-05
上傳用戶：franktu
資源簡介：用vhdl語言編寫的語言,可以利用MODELSIM進行仿真.對于初學者,則更有參考價值.
上傳時間： 2015-05-14
上傳用戶：13188549192
資源簡介：利用CUPL語言編寫的12-4編碼鍵盤 利用GAL器件實現編碼,可以不用掃描鍵盤 大大節省了CPU時間
上傳時間： 2015-07-02
上傳用戶：alan-ee
資源簡介：本原代碼中利用vhdl語言編寫了RAM、FIFO、ROM等常用的存儲和緩沖部件，完全的代碼在ALTERA的FPGA上已經通過仿真測試，保證可用.
上傳時間： 2013-12-07
上傳用戶：wangzhen1990
資源簡介：用vhdl語言編寫的，利用FPGA模擬示雙通道波器功能，兩個通道各自輸入正弦信號，合成“李薩如”圖
上傳時間： 2016-02-20
上傳用戶：1159797854
資源簡介：用vhdl語言編寫的可以實現（7，4）漢明碼編解碼的程序。
上傳時間： 2017-04-17
上傳用戶：hn891122
資源簡介：使用vhdl語言編寫的跑馬燈程序，利用Quartus2可以對其編譯下載
上傳時間： 2013-12-19
上傳用戶：lo25643
資源簡介：使用vhdl語言編寫的簡易數字存儲示波器，用MAX+PlusII仿真驗證。vhdl編寫了采樣、存儲寫、存儲讀和顯示4個模塊。采樣使用ADC0809，存儲器使用6264，顯示使用DAC0832。
上傳時間： 2014-12-22
上傳用戶：李夢晗
資源簡介：vhdl語言編寫的時鐘顯示代碼，簡短而又易懂，個人覺得很不錯
上傳時間： 2013-08-19
上傳用戶：bpgfl
