亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現(xiàn)在的位置是:蟲蟲下載站 > 資源下載 > VHDL/FPGA/Verilog > 本原代碼中利用VHDL語言編寫了RAM、FIFO、ROM等常用的存儲和緩沖部件

本原代碼中利用VHDL語言編寫了RAM、FIFO、ROM等常用的存儲和緩沖部件

  • 資源大小:3 K
  • 上傳時間: 2013-12-07
  • 上傳用戶:z147028571a
  • 資源積分:2 下載積分
  • 標(biāo)      簽: VHDL FIFO RAM ROM

資 源 簡 介

本原代碼中利用VHDL語言編寫了RAM、FIFO、ROM等常用的存儲和緩沖部件,完全的代碼在ALTERA的FPGA上已經(jīng)通過仿真測試,保證可用.

相 關(guān) 資 源

主站蜘蛛池模板: 安多县| 扬中市| 正镶白旗| 瑞安市| 巧家县| 镇远县| 沾益县| 长子县| 阜新| 凤阳县| 彭山县| 宁强县| 嘉善县| 库伦旗| 叙永县| 金川县| 化州市| 紫阳县| 辽宁省| 商都县| 宣威市| 巧家县| 黄大仙区| 永德县| 秀山| 稻城县| 板桥市| 固始县| 陕西省| 平南县| 噶尔县| 二连浩特市| 宕昌县| 北安市| 垣曲县| 临洮县| 德格县| 游戏| 嘉定区| 景谷| 永康市|