利用VHDL語言編寫的一個(gè)crc功能模塊,可下載到FPGA實(shí)現(xiàn)功能
資源簡介:利用VHDL語言編寫的一個(gè)crc功能模塊,可下載到FPGA實(shí)現(xiàn)功能
上傳時(shí)間: 2013-09-03
上傳用戶:王慶才
資源簡介:利用VHDL語言編寫的一個(gè)crc功能模塊,可下載到FPGA實(shí)現(xiàn)功能
上傳時(shí)間: 2015-07-04
上傳用戶:CSUSheep
資源簡介:利用VHDL語言編寫的一個(gè)16分頻器,另外可以在程序中修改為任意2N的分頻器
上傳時(shí)間: 2014-01-18
上傳用戶:erkuizhang
資源簡介:利用VHDL語言編寫的一個(gè)蛇形的程序,調(diào)試成功能夠?qū)崿F(xiàn)。可以在quarters ii 上運(yùn)行,歡迎大家使用
上傳時(shí)間: 2013-12-25
上傳用戶:aa54
資源簡介:利用java語言編寫的實(shí)現(xiàn)畫圖功能的代碼,非常簡單易懂,如果想自己開發(fā)一個(gè)編輯器,那么先研究這個(gè),將會(huì)又不小的收獲。
上傳時(shí)間: 2013-12-22
上傳用戶:zhengjian
資源簡介:4bit ALU 利用VHDL語言編寫的4位ALU 開發(fā)環(huán)境是在windows下
上傳時(shí)間: 2015-05-04
上傳用戶:litianchu
資源簡介:利用VHDL語言描述的一個(gè)簡單微處理器,可以通過修改源碼來調(diào)整指令集,可以在Quartus II上直接運(yùn)行和編譯.
上傳時(shí)間: 2015-05-26
上傳用戶:firstbyte
資源簡介:利用C語言編寫的一個(gè)車輪旋轉(zhuǎn)的畫圖程序,需要在tc下運(yùn)行。
上傳時(shí)間: 2013-12-24
上傳用戶:diets
資源簡介:利用C語言編寫的一個(gè)抽絲圖案的畫圖程序,需要在tc下運(yùn)行。
上傳時(shí)間: 2013-12-12
上傳用戶:kristycreasy
資源簡介:這是用VHDL語言編寫的一個(gè)DDS頻率合成器的源程序
上傳時(shí)間: 2013-12-27
上傳用戶:lijinchuan
資源簡介:用VHDL語言編寫的一個(gè)鬧鐘程序,可以整點(diǎn)報(bào)時(shí),設(shè)置時(shí)間,設(shè)置鬧鐘。
上傳時(shí)間: 2013-11-29
上傳用戶:fredguo
資源簡介:VHDL 語言編寫的一個(gè)AC0809控制電路,構(gòu)成采樣單片機(jī)的例子.
上傳時(shí)間: 2014-12-22
上傳用戶:BOBOniu
資源簡介:VHDL語言編寫的一個(gè)秒表源碼,包括在LCD上顯示的部分,附帶TB源碼,對(duì)初學(xué)者比較實(shí)用
上傳時(shí)間: 2016-02-24
上傳用戶:yd19890720
資源簡介:用VHDL語言編寫的一個(gè)乘法器校程序 是基于BOOTH算法的
上傳時(shí)間: 2016-07-02
上傳用戶:iswlkje
資源簡介:這是利用VHDL語言編寫的關(guān)于ADC0809的程序,編的很不錯(cuò)
上傳時(shí)間: 2016-07-24
上傳用戶:ynwbosss
資源簡介:利用VHDL語言編寫的串口程序,可以在Quartus2環(huán)境下編譯下載
上傳時(shí)間: 2013-12-22
上傳用戶:q123321
資源簡介:用VHDL語言編寫的一個(gè)小的游戲
上傳時(shí)間: 2017-09-09
上傳用戶:離殤
資源簡介:利用c語言編寫的一個(gè)示波器,帶硬件電路圖。
上傳時(shí)間: 2017-09-18
上傳用戶:klin3139
資源簡介:采用VHDL語言編寫的16x2液晶顯示模塊的驅(qū)動(dòng)程序。在quartus中編譯完成,可直接運(yùn)行
上傳時(shí)間: 2015-12-22
上傳用戶:hopy
資源簡介:VHDL語言編寫的脈沖控制器實(shí)例模塊
上傳時(shí)間: 2013-12-24
上傳用戶:zgu489
資源簡介:原創(chuàng):基于VHDL語言編寫的電子鐘。采用模塊化編寫,可以調(diào)整時(shí)間,采用動(dòng)態(tài)掃描顯示時(shí)分秒
上傳時(shí)間: 2014-01-14
上傳用戶:朗朗乾坤
資源簡介:本文檔記錄了利用C語言編寫的單片機(jī)開發(fā)常用模塊的源代碼,提供給大家學(xué)習(xí)交流。
上傳時(shí)間: 2017-08-02
上傳用戶:wangzhen1990
資源簡介:這是利用VHDL語言編寫的關(guān)于ADC0809的程序,編的很不錯(cuò)
上傳時(shí)間: 2013-08-19
上傳用戶:lty6899826
資源簡介:ALU算術(shù)邏輯單元的簡單實(shí)現(xiàn),利用VHDL語言編寫,可進(jìn)行加法,減法,以及位的左右移動(dòng),只需一個(gè)時(shí)鐘脈沖
上傳時(shí)間: 2014-01-05
上傳用戶:franktu
資源簡介:是一個(gè)用VHDL語言編寫的pwm程序,可以方便地用來和nios連接,實(shí)現(xiàn)對(duì)nios的功能擴(kuò)展。
上傳時(shí)間: 2015-04-04
上傳用戶:xiaohuanhuan
資源簡介:用Verilog DHL語言編寫的一個(gè)數(shù)字鐘程序,除了基本計(jì)數(shù),還具有校時(shí),鬧鐘功能
上傳時(shí)間: 2013-12-15
上傳用戶:維子哥哥
資源簡介:用VHDL語言編寫的語言,可以利用MODELSIM進(jìn)行仿真.對(duì)于初學(xué)者,則更有參考價(jià)值.
上傳時(shí)間: 2015-05-14
上傳用戶:13188549192
資源簡介:一個(gè)c語言編寫的一個(gè)簡單的銀行系統(tǒng), 提供存款、取款、轉(zhuǎn)帳的功能,主要有數(shù)據(jù)驗(yàn)證、文件操作
上傳時(shí)間: 2013-11-28
上傳用戶:大融融rr
資源簡介:rijndael算法的一個(gè)VHDL語言編寫的程序,可供學(xué)習(xí)者參考交流
上傳時(shí)間: 2014-01-09
上傳用戶:fandeshun
資源簡介:介紹怎樣利用VHDL語言來實(shí)現(xiàn)一個(gè)多周期的處理器核心
上傳時(shí)間: 2013-12-20
上傳用戶:tianyi223