用VHDL語言編寫的三位二進制的乘法器，其原理是每位相乘后再錯位相加
資源簡介：用VHDL語言編寫的三位二進制的乘法器，其原理是每位相乘后再錯位相加
上傳時間： 2014-08-31
上傳用戶：66666
資源簡介：用VHDL語言編寫設計8位總線收發器，很不錯，大家快下啊
上傳時間： 2017-01-15
上傳用戶：ztj182002
資源簡介：東南大學學生數字系統設計實驗：用VHDL語言編寫Printer與CPU互連的接口程序
上傳時間： 2013-12-22
上傳用戶：3到15
資源簡介：用VHDL語言編寫的兩個四位二進制數相減，其結果會出現進位
上傳時間： 2015-08-25
上傳用戶：daoxiang126
資源簡介：用VHDL語言編寫的三人表決器，多數服從少數，或者一致通過。
上傳時間： 2014-01-11
上傳用戶：cc1915
資源簡介：基于fpga和sopc的用VHDL語言編寫的EDA8位16進制頻率計
上傳時間： 2016-02-04
上傳用戶：myworkpost
資源簡介：基于fpga和sopc的用VHDL語言編寫的EDA的32位Nios CPU嵌入式系統軟硬件設計
上傳時間： 2016-02-04
上傳用戶：梧桐
資源簡介：基于fpga和sopc的用VHDL語言編寫的EDA的32位Nios CPU嵌入式系統及其DMA設計俄羅斯方塊游戲機
上傳時間： 2013-12-09
上傳用戶：GHF
資源簡介：該程序為用VHDL語言編寫的彩燈控制程序！ 通過狀態機實現三個彩燈的狀態裝換，紅燈亮2秒，綠燈亮3秒，黃燈亮1秒！ 時鐘頻率為1HZ！ 通過該程序也可以改成交通燈的情況
上傳時間： 2014-01-03
上傳用戶：qunquan
資源簡介：用VHDL語言編寫的代碼，以供大家學習和交流，方便大家學習！
上傳時間： 2013-09-05
上傳用戶：龍飛艇
資源簡介：嵌入式系統的乘法器試驗報告 包括源代碼 用VHDL語言編寫
上傳時間： 2013-12-26
上傳用戶：wang5829
資源簡介：是一個用VHDL語言編寫的pwm程序，可以方便地用來和nios連接，實現對nios的功能擴展。
上傳時間： 2015-04-04
上傳用戶：xiaohuanhuan
資源簡介：用VHDL語言編寫的FFT程序，有些參考價值哦
上傳時間： 2013-12-20
上傳用戶：lifangyuan12
資源簡介：用VHDL語言編寫的自動售貨機程序，下載到EDA實驗板上可實現基本的買貨售貨找零顯示總錢等功能。
上傳時間： 2015-04-30
上傳用戶：181992417
資源簡介：這個是用VHDL語言編寫的除法器,僅僅供大家參考.
上傳時間： 2013-12-15
上傳用戶：金宜
資源簡介：用VHDL語言編寫的語言,可以利用MODELSIM進行仿真.對于初學者,則更有參考價值.
上傳時間： 2015-05-14
上傳用戶：13188549192
資源簡介：本上載源碼用8031匯編語言編寫實現三字節二進制無符號數除以單字節二進制數的程序
上傳時間： 2015-05-18
上傳用戶：cainaifa
資源簡介：全加器的詳細設計思路和用VHDL語言編寫的詳細源代碼
上傳時間： 2014-01-12
上傳用戶：zhaiyanzhong
資源簡介：用VHDL語言編寫的代碼，以供大家學習和交流，方便大家學習！
上傳時間： 2015-06-23
上傳用戶：vodssv
資源簡介：用VHDL語言編寫的代碼，以供大家學習和交流，方便大家學習！
上傳時間： 2014-01-02
上傳用戶：Late_Li
資源簡介：用VHDL語言編寫的代碼，以供大家學習和交流，方便大家學習！
上傳時間： 2013-11-29
上傳用戶：jyycc
資源簡介：這是一個用VHDL語言編寫的并口轉串口程序，在altera開發系統下驗證通過，運用于開發板與計算機之間的通信，源程序可以提供參考
上傳時間： 2014-12-21
上傳用戶：cylnpy
資源簡介：用VHDL語言編寫的LED顯示器驅動電路的設計源程序
上傳時間： 2015-07-27
上傳用戶：cuiyashuo
資源簡介：一個用VHDL語言編寫的全加器，是數字電路EDA設計的一個例子，可能不太特別，但是應該可以用一下的。
上傳時間： 2014-10-29
上傳用戶：ayfeixiao
資源簡介：這是用VHDL 語言編寫的參數可以直接設置的2n倍時鐘分頻器，在運用時，不需要閱讀VHDL源代碼，只需要把clk_div2n.vhd加入當前工程便可以直接調用clk_div2n.bsf。
上傳時間： 2015-08-23
上傳用戶：xinyuzhiqiwuwu
資源簡介：用VHDL語言編寫的串口通信程序 通過仿真驗證
上傳時間： 2015-08-29
上傳用戶：bruce5996
資源簡介：用VHDL語言編寫的異步通信控制器源代碼程序
上傳時間： 2014-01-23
上傳用戶：caixiaoxu26
資源簡介：這是用VHDL語言編寫的一個DDS頻率合成器的源程序
上傳時間： 2013-12-27
上傳用戶：lijinchuan
資源簡介：一個用VHDL語言編寫的加法器，希望大家能夠得到啟示。
上傳時間： 2014-02-22
上傳用戶：wanghui2438
資源簡介：一個用VHDL語言編寫的譯碼器程序，希望學習的人能夠下載學習。
上傳時間： 2013-12-23
上傳用戶：as275944189
