亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現在的位置是:蟲蟲下載站 > 資源下載 > VHDL/FPGA/Verilog > 基于FPGA的數字頻率計的設計11利用VHDL 硬件描述語言設計,并在EDA(電子設計自動化) 工具的幫助下,用大規模可編程邏輯器件(FPGA/ CPLD) 實現數字頻率計的設計原理及相關程序

基于FPGA的數字頻率計的設計11利用VHDL 硬件描述語言設計,并在EDA(電子設計自動化) 工具的幫助下,用大規模可編程邏輯器件(FPGA/ CPLD) 實現數字頻率計的設計原理及相關程序

  • 資源大小:651 K
  • 上傳時間: 2013-11-25
  • 上傳用戶:dounob
  • 資源積分:2 下載積分
  • 標      簽: FPGA CPLD VHDL EDA

資 源 簡 介

基于FPGA的數字頻率計的設計11利用VHDL 硬件描述語言設計,并在EDA(電子設計自動化) 工具的幫助下,用大規模可編程邏輯器件(FPGA/ CPLD) 實現數字頻率計的設計原理及相關程序

相 關 資 源

主站蜘蛛池模板: 牙克石市| 汾西县| 滦南县| 扶余县| 长顺县| 平和县| 西吉县| 青河县| 怀远县| 财经| 临桂县| 克什克腾旗| 菏泽市| 苍山县| 天峻县| 兴化市| 林周县| 商都县| 左云县| 积石山| 舒城县| 汝阳县| 朝阳县| 仁寿县| 西安市| 黄梅县| 建阳市| 横山县| 张家界市| 阿克陶县| 冀州市| 霍州市| 新兴县| 酒泉市| 天全县| 张家口市| 汨罗市| 溆浦县| 出国| 稻城县| 淄博市|