亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲(chóng)蟲(chóng)首頁(yè)| 資源下載| 資源專(zhuān)輯| 精品軟件
登錄| 注冊(cè)

您現(xiàn)在的位置是：蟲(chóng)蟲(chóng)下載站 > 資源下載 > 技術(shù)資料 > FPGA讀取OV5640攝像頭數(shù)據(jù)并通過(guò)VGA或LCD屏顯示輸出的Verilog邏輯源碼Quartu

FPGA讀取OV5640攝像頭數(shù)據(jù)并通過(guò)VGA或LCD屏顯示輸出的Verilog邏輯源碼Quartu

  • 資源大小：22715 K
  • 上傳時(shí)間： 2021-12-18
  • 上傳用戶：yiyewumian
  • 資源積分：2 下載積分
  • 標(biāo)      簽： fpga ov5640 攝像頭

資 源 簡(jiǎn) 介

FPGA讀取OV5640攝像頭數(shù)據(jù)并通過(guò)VGA或LCD屏顯示輸出的Verilog邏輯源碼Quartus工程文件+文檔說(shuō)明，F(xiàn)PGA型號(hào)Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。

module top(

input                       clk,

input                       rst_n,

output                      cmos_scl,          //cmos i2c clock

inout                       cmos_sda,          //cmos i2c data

input                       cmos_vsync,        //cmos vsync

input                       cmos_href,         //cmos hsync refrence,data valid

input                       cmos_pclk,         //cmos pxiel clock

output                      cmos_xclk,         //cmos externl clock

input   [7:0]               cmos_db,           //cmos data

output                      cmos_rst_n,        //cmos reset

output                      cmos_pwdn,         //cmos power down

output                      vga_out_hs,        //vga horizontal synchronization

output                      vga_out_vs,        //vga vertical synchronization

output[4:0]                 vga_out_r,         //vga red

output[5:0]                 vga_out_g,         //vga green

output[4:0]                 vga_out_b,         //vga blue

output                      sdram_clk,         //sdram clock

output                      sdram_cke,         //sdram clock enable

output                      sdram_cs_n,        //sdram chip select

output                      sdram_we_n,        //sdram write enable

output                      sdram_cas_n,       //sdram column address strobe

output                      sdram_ras_n,       //sdram row address strobe

output[1:0]                 sdram_dqm,         //sdram data enable

output[1:0]                 sdram_ba,          //sdram bank address

output[12:0]                sdram_addr,        //sdram address

inout[15:0]                 sdram_dq           //sdram data

);

FPGA讀取OV5640攝像頭數(shù)據(jù)并通過(guò)VGA或LCD屏顯示輸出的Verilog邏輯源碼Quartu


FPGA讀取OV5640攝像頭數(shù)據(jù)并通過(guò)VGA或LCD屏顯示輸出的Verilog邏輯源碼Quartu

相 關(guān) 資 源

主站蜘蛛池模板： 北安市| 张家口市| 贵南县| 宝鸡市| 敦化市| 区。| 广丰县| 鹰潭市| 固镇县| 安仁县| 阜新市| 麻阳| 大港区| 东光县| 邯郸县| 寿光市| 都江堰市| 青海省| 巨野县| 阿坝| 阳信县| 湖北省| 临潭县| 特克斯县| 建瓯市| 灵川县| 阜新| 麻阳| 区。| 曲阜市| 古田县| 昆山市| 白山市| 中牟县| 改则县| 石泉县| 平果县| 秦皇岛市| 东宁县| 双桥区| 岱山县|