亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現在的位置是：蟲蟲下載站 > 資源下載 > 技術資料 > FPGA讀寫SD卡讀取BMP圖片通過LCD顯示例程實驗 Verilog邏輯源碼Quartus工程文件

FPGA讀寫SD卡讀取BMP圖片通過LCD顯示例程實驗 Verilog邏輯源碼Quartus工程文件

  • 資源大小：26290 K
  • 上傳時間： 2021-10-27
  • 上傳用戶：ibeikeleilei
  • 資源積分：2 下載積分
  • 標      簽： fpga

資 源 簡 介

FPGA讀寫SD卡讀取BMP圖片通過LCD顯示例程實驗 Verilog邏輯源碼Quartus工程文件+文檔說明,FPGA型號Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。

1 實驗簡介

在前面的實驗中我們練習了 SD 卡讀寫，VGA 視頻顯示等例程，本實驗將 SD 卡里的 BMP 圖

片讀出，寫入到外部存儲器，再通過 VGA、LCD 等顯示。

本實驗如果通過液晶屏顯示，需要有液晶屏模塊。

2 實驗原理

在前面的實驗中我們在 VGA、LCD 上顯示的是彩條，是 FPGA 內部產生的數據，本實驗將彩

條替換為 SD 內的 BMP 圖片數據，但是 SD 卡讀取速度遠遠不能滿足顯示速度的要求，只能先寫

入外部高速 RAM，再讀出后給視頻時序模塊顯示


module top(

input                       clk,

input                       rst_n,

input                       key1,

output [5:0]                seg_sel,

output [7:0]                seg_data,

output                      vga_out_hs,        //vga horizontal synchronization

output                      vga_out_vs,        //vga vertical synchronization

output[4:0]                 vga_out_r,         //vga red

output[5:0]                 vga_out_g,         //vga green

output[4:0]                 vga_out_b,         //vga blue

output                      sd_ncs,            //SD card chip select (SPI mode)

output                      sd_dclk,           //SD card clock

output                      sd_mosi,           //SD card controller data output

input                       sd_miso,           //SD card controller data input

output                      sdram_clk,         //sdram clock

output                      sdram_cke,         //sdram clock enable

output                      sdram_cs_n,        //sdram chip select

output                      sdram_we_n,        //sdram write enable

output                      sdram_cas_n,       //sdram column address strobe

output                      sdram_ras_n,       //sdram row address strobe

output[1:0]                 sdram_dqm,         //sdram data enable

output[1:0]                 sdram_ba,          //sdram bank address

output[12:0]                sdram_addr,        //sdram address

inout[15:0]                 sdram_dq           //sdram data

);


parameter MEM_DATA_BITS         = 16  ;            //external memory user interface data width

parameter ADDR_BITS             = 24  

FPGA讀寫SD卡讀取BMP圖片通過LCD顯示例程實驗 Verilog邏輯源碼Quartus工程文件FPGA讀寫SD卡讀取BMP圖片通過LCD顯示例程實驗 Verilog邏輯源碼Quartus工程文件

相 關 資 源

主站蜘蛛池模板： 新化县| 西昌市| 涿州市| 仙游县| 南投市| 舟曲县| 金昌市| 左云县| 瑞昌市| 夏津县| 东乡族自治县| 石景山区| 琼中| 宜兰县| 通辽市| 大埔区| 博野县| 巴青县| 合川市| 新安县| 阿克陶县| 开封市| 乌审旗| 通辽市| 延庆县| 永清县| 霸州市| 平定县| 遂川县| 临朐县| 长顺县| 叙永县| 新兴县| 昌黎县| 新乐市| 井陉县| 昭通市| 新巴尔虎右旗| 永嘉县| 南雄市| 通榆县|