亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現在的位置是:蟲蟲下載站 > 資源下載 > 技術資料 > 基于FPGA設計的vga顯示測試實驗Verilog邏輯源碼Quartus工程文件+文檔說明 FPGA

基于FPGA設計的vga顯示測試實驗Verilog邏輯源碼Quartus工程文件+文檔說明 FPGA

  • 資源大小:12027 K
  • 上傳時間: 2021-12-19
  • 上傳用戶:kingwide
  • 資源積分:2 下載積分
  • 標      簽: fpga vga顯示 verilog quartus

資 源 簡 介

基于FPGA設計的vga顯示測試實驗Verilog邏輯源碼Quartus工程文件+文檔說明,FPGA型號Cyclone4E系列中的EP4CE6F17C8,Quartus版本17.1。

module top(

input                       clk,

input                       rst_n,

//vga output        

output                      vga_out_hs, //vga horizontal synchronization         

output                      vga_out_vs, //vga vertical synchronization                  

output[4:0]                 vga_out_r,  //vga red

output[5:0]                 vga_out_g,  //vga green

output[4:0]                 vga_out_b   //vga blue

);


wire                            video_clk;

wire                            video_hs;

wire                            video_vs;

wire                            video_de;

wire[7:0]                       video_r;

wire[7:0]                       video_g;

wire[7:0]                       video_b;


assign vga_out_hs = video_hs;

assign vga_out_vs = video_vs;

assign vga_out_r  = video_r[7:3]; //discard low bit data

assign vga_out_g  = video_g[7:2]; //discard low bit data

assign vga_out_b  = video_b[7:3]; //discard low bit data


//generate video pixel clock

video_pll video_pll_m0(

.inclk0(clk),

.c0(video_clk));


color_bar color_bar_m0(

.clk(video_clk),

.rst(~rst_n),

.hs(video_hs),

.vs(video_vs),

.de(video_de),

.rgb_r(video_r),

.rgb_g(video_g),

.rgb_b(video_b)

);

endmodule

基于FPGA設計的vga顯示測試實驗Verilog邏輯源碼Quartus工程文件+文檔說明 FPGA

相 關 資 源

主站蜘蛛池模板: 宜丰县| 广南县| 益阳市| 堆龙德庆县| 清水河县| 唐海县| 台中市| 富平县| 旬阳县| 祁连县| 岚皋县| 开平市| 巨野县| 敖汉旗| 汉川市| 乌兰察布市| 兴城市| 云阳县| 双辽市| 兴国县| 武威市| 汉川市| 三台县| 土默特左旗| 奈曼旗| 黑河市| 祁门县| 侯马市| 尚志市| 阜城县| 英吉沙县| 崇州市| 肇东市| 洛隆县| 奉化市| 贞丰县| 枞阳县| 永春县| 陆良县| 皮山县| 延边|