相 關 資 源

• verilog格式的除法器免費下載

  資源簡介：verilog格式的除法器，試過了，很好用，再也不要為觸發(fā)器發(fā)愁了

  標簽： verilog 除法器

  上傳時間： 2017-04-12

  上傳用戶：Divine

• 這是一個用verilog實現(xiàn)的除法器代碼。免費下載

  資源簡介：這是一個用verilog實現(xiàn)的除法器代碼。

  標簽： verilog 除法器 代碼

  上傳時間： 2013-12-28

  上傳用戶：wmwai1314

• 基于verilog的除法器設計免費下載

  資源簡介：基于verilog的除法器設計，可以直接在Q2里面運行哦~

  標簽： verilog 除法器

  上傳時間： 2014-12-01

  上傳用戶：dancnc

• 十六位的除法器免費下載

  資源簡介：十六位的除法器，采用verilog hdl

  標簽： 十六位 除法器

  上傳時間： 2013-11-27

  上傳用戶：kr770906

• 用vhdl實現(xiàn)的除法器免費下載

  資源簡介：用vhdl實現(xiàn)的除法器

  標簽： vhdl 除法器

  上傳時間： 2013-08-28

  上傳用戶：wd450412225

• 這個是用vhdl語言編寫的除法器,僅僅供大家參考.免費下載

  資源簡介：這個是用vhdl語言編寫的除法器,僅僅供大家參考.

  標簽： vhdl 語言 編寫 家

  上傳時間： 2013-12-15

  上傳用戶：金宜

• 用VHDL實現(xiàn)的除法器,非常好使,仿真通過了免費下載

  資源簡介：用VHDL實現(xiàn)的除法器,非常好使,仿真通過了

  標簽： VHDL 除法器 仿真

  上傳時間： 2015-11-29

  上傳用戶：aeiouetla

• 一個用VHDL語言編寫的除法器程序免費下載

  資源簡介：一個用VHDL語言編寫的除法器程序，對從事硬件開發(fā)的同志有幫助的。

  標簽： VHDL 語言 編寫 程序

  上傳時間： 2015-12-09

  上傳用戶：gmh1314

• 用vhdl實現(xiàn)的除法器免費下載

  資源簡介：用vhdl實現(xiàn)的除法器

  標簽： vhdl 除法器

  上傳時間： 2016-01-03

  上傳用戶：yyq123456789

• 無符號類型的除法器,有VHDL語言描述了無符號的除法器,包括測試文件免費下載

  資源簡介：無符號類型的除法器,有VHDL語言描述了無符號的除法器,包括測試文件

  標簽： VHDL 符號 除法器 測試

  上傳時間： 2016-04-11

  上傳用戶：qq1604324866

• 經(jīng)過精心設計的除法器的代碼免費下載

  資源簡介：經(jīng)過精心設計的除法器的代碼，并在FPGA硬件平臺實現(xiàn)和驗證過的

  標簽： 除法器 代碼

  上傳時間： 2014-11-24

  上傳用戶：sk5201314

• 用VHDL語言實現(xiàn)的除法器免費下載

  資源簡介：用VHDL語言實現(xiàn)的除法器，可以處理非整除運算。精度0.004

  標簽： VHDL 語言 除法器

  上傳時間： 2014-01-26

  上傳用戶：kr770906

• 一個簡單的除法器,可以供各位參考!免費下載

  資源簡介：一個簡單的除法器,可以供各位參考!

  標簽： 除法器

  上傳時間： 2014-01-02

  上傳用戶：hanli8870

• 這是一個簡單的除法器（32bit/16bit),采用移位相減法免費下載

  資源簡介：這是一個簡單的除法器（32bit/16bit),采用移位相減法

  標簽： bit 32 16 除法器

  上傳時間： 2013-12-31

  上傳用戶：朗朗乾坤

• 由verilog編寫的乘法器免費下載

  資源簡介：由verilog編寫的乘法器，通過兩個文件的調用實現(xiàn)。由于子模塊的調用使得程序簡化了許多。

  標簽： verilog 編寫 乘法器

  上傳時間： 2014-08-29

  上傳用戶：luopoguixiong

• 一個用vhdl硬件描述語言實現(xiàn)的一個比較簡單的除法器免費下載

  資源簡介：一個用vhdl硬件描述語言實現(xiàn)的一個比較簡單的除法器

  標簽： vhdl 硬件描述語言 比較 除法器

  上傳時間： 2017-06-12

  上傳用戶：waitingfy

• verilog設計的加法器免費下載

  資源簡介：用verilog設計的加法器，經(jīng)過modelsim工具驗證無問題。有問題請反饋。

  標簽： verilog 加法器

  上傳時間： 2017-02-27

  上傳用戶：zhangqi

• 用verilog HDL代碼編寫的快速除法器免費下載

  資源簡介：用verilog HDL代碼編寫的快速除法器，比較有用

  標簽： verilog HDL 代碼 編寫

  上傳時間： 2013-12-21

  上傳用戶：xfbs821

• verilog hdl語言的常用除法器設計免費下載

  資源簡介：verilog hdl語言的常用除法器設計，可使用modelsim進行仿真

  標簽： verilog hdl 語言 除法器

  上傳時間： 2013-12-17

  上傳用戶：Zxcvbnm

• 是Nios II處理器下客製化指令的一個32位元浮點數(shù)除法器免費下載

  資源簡介：是Nios II處理器下客製化指令的一個32位元浮點數(shù)除法器，可將兩IEEE 754格式的值進行相除

  標簽： Nios 指令 除法器

  上傳時間： 2014-01-21

  上傳用戶：star_in_rain

• Altera的FPGA設計的硬件除法器免費下載

  資源簡介：Altera的FPGA，設計的硬件除法器

  標簽： Altera FPGA 硬件 除法器

  上傳時間： 2013-08-09

  上傳用戶：壞天使kk

• 四位除法器的VHDL源程序免費下載

  資源簡介：四位除法器的VHDL源程序

  標簽： VHDL 除法器 源程序

  上傳時間： 2015-03-02

  上傳用戶：yuanyuan123

• verilog編寫的32位浮點加法器免費下載

  資源簡介：verilog編寫的32位浮點加法器

  標簽： verilog 編寫 浮點 加法器

  上傳時間： 2015-03-09

  上傳用戶：372825274

• 加法器（使用verilog編寫的）,雖然簡單免費下載

  資源簡介：加法器（使用verilog編寫的）,雖然簡單，但是這也是學習verilog最基礎的東西！希望大家一起學習！

  標簽： verilog 加法器 編寫

  上傳時間： 2013-12-10

  上傳用戶：410805624

• verilog shi 實現(xiàn)的加法器（8位）適用于初學asic免費下載

  資源簡介：verilog shi 實現(xiàn)的加法器（8位）適用于初學asic

  標簽： verilog asic shi 8位

  上傳時間： 2015-06-02

  上傳用戶：一諾88

• 本人編寫的定點除法器,開發(fā)軟件為XILINX的ISE6.2,通過PAR仿真.免費下載

  資源簡介：本人編寫的定點除法器,開發(fā)軟件為XILINX的ISE6.2,通過PAR仿真.

  標簽： XILINX ISE 6.2 PAR

  上傳時間： 2014-01-17

  上傳用戶：www240697738

• ８＊８的乘法器verilog源代碼,經(jīng)過編譯仿真的免費下載

  資源簡介：８＊８的乘法器verilog源代碼,經(jīng)過編譯仿真的，絕對真確，對初學者很有幫助

  標簽： verilog 乘法器 源代碼 仿真

  上傳時間： 2014-01-14

  上傳用戶：txfyddz

• 4位乘法器,4位除法器 8位數(shù)據(jù)鎖存器,8位相等比較器,帶同步復位的狀態(tài) 機,元件例化與層次設計,最高優(yōu)先級編碼器免費下載

  資源簡介：4位乘法器,4位除法器 8位數(shù)據(jù)鎖存器,8位相等比較器,帶同步復位的狀態(tài) 機,元件例化與層次設計,最高優(yōu)先級編碼器

  標簽： 乘法器 8位 除法器 數(shù)據(jù)

  上傳時間： 2014-12-07

  上傳用戶：pompey

• MAXPLUS2 自己編寫的VHDL 4位除法器免費下載

  資源簡介：MAXPLUS2 自己編寫的VHDL 4位除法器

  標簽： MAXPLUS2 VHDL 編寫 除法器

  上傳時間： 2015-10-23

  上傳用戶：努力努力再努力

• verilog HDL Guide,是學習verilog不錯的教程,是CHM格式的免費下載

  資源簡介：verilog HDL Guide,是學習verilog不錯的教程,是CHM格式的

  標簽： verilog Guide HDL CHM

  上傳時間： 2013-12-24

  上傳用戶：梧桐