verilog實踐 alu_cpu 算數(shù)運算器的verilog實現(xiàn)
資源簡介:verilog實踐 alu_cpu 算數(shù)運算器的verilog實現(xiàn)
上傳時間: 2014-11-30
上傳用戶:BIBI
資源簡介:雙口RAM的verilog描述 雙口RAM的verilog描述
上傳時間: 2013-12-23
上傳用戶:xg262122
資源簡介:lcd驅(qū)動程序的verilog代碼,最基礎(chǔ)的功能實現(xiàn),rt1602
上傳時間: 2017-09-11
上傳用戶:hasan2015
資源簡介:有關(guān)verilog的硬件實現(xiàn)VGA設(shè)計的代碼。
上傳時間: 2013-08-18
上傳用戶:ghostparker
資源簡介:基于FPGA的多功能數(shù)字鐘的設(shè)計與實現(xiàn) 內(nèi)附有詳盡的verilog HDL源碼,其功能主要有:時間設(shè)置,時間顯示,跑表,分頻,日期設(shè)置,日期顯示等
上傳時間: 2013-08-18
上傳用戶:問題問題
資源簡介:verilog編寫基于fpga的DDS實現(xiàn)
上傳時間: 2013-08-19
上傳用戶:neu_liyan
資源簡介:sdram的verilog的源碼實現(xiàn)
上傳時間: 2015-01-09
上傳用戶:huangld
資源簡介:MD5算法的verilog實現(xiàn),同時包含有testbench。
上傳時間: 2014-01-09
上傳用戶:1159797854
資源簡介:des加密算法的verilog語言的實現(xiàn)
上傳時間: 2015-04-10
上傳用戶:leixinzhuo
資源簡介:計算器芯片的verilog實現(xiàn)代碼! 時序仿真成功
上傳時間: 2015-05-10
上傳用戶:三人用菜
資源簡介:AES高級加密算法的verilog語言實現(xiàn)。同時附有AES協(xié)議的pdf文檔,和此代碼的測試程序,可作為一個IP核直接使用,可減少開發(fā)人員的設(shè)計時間。
上傳時間: 2014-01-08
上傳用戶:PresidentHuang
資源簡介:基于地址總線接口的四倍頻編碼器信號接口的 FPGA實現(xiàn) verilog HDL的
上傳時間: 2014-08-12
上傳用戶:ayfeixiao
資源簡介:FIR濾波器的verilog實現(xiàn),實現(xiàn)6級流水線的程序設(shè)計。
上傳時間: 2015-06-02
上傳用戶:sjyy1001
資源簡介:一個關(guān)于DES算法的verilog語言實現(xiàn),包括了各個實現(xiàn)模塊以及測試模塊
上傳時間: 2014-01-23
上傳用戶:璇珠官人
資源簡介:1024點8位FFT的verilog語言實現(xiàn)
上傳時間: 2015-06-09
上傳用戶:ztj182002
資源簡介:CORDIC算法的硬件實現(xiàn) 用的verilog語言
上傳時間: 2015-06-24
上傳用戶:wcl168881111111
資源簡介:一個32位微處理器的verilog實現(xiàn)源代脈,采用5級流水線和cache技術(shù).
上傳時間: 2014-12-21
上傳用戶:yimoney
資源簡介:利用FPGA實現(xiàn)浮點運算的verilog代碼 希望能夠給需要做這方面研究的同仁有所幫助
上傳時間: 2013-12-22
上傳用戶:gyq
資源簡介:基于verilog-HDL的硬件電路的實現(xiàn) 9.8 基于256點陣的漢字顯示 9.8.1 單個靜止?jié)h字顯示的設(shè)計原理及其仿真實現(xiàn) 9.8.2 單個靜止?jié)h字顯示的硬件實現(xiàn) 9.8.3 多個靜止?jié)h字顯示的設(shè)計原理及其硬件實現(xiàn) 9.8.4 單個運動漢字顯示的設(shè)計原理...
上傳時間: 2013-12-31
上傳用戶:l254587896
資源簡介:8BIT MCU 的verilog代碼實現(xiàn),具有一定的參考價值
上傳時間: 2015-09-20
上傳用戶:hasan2015
資源簡介:aes算法的verilog hdl實現(xiàn),供給大家作為參考 。
上傳時間: 2013-12-18
上傳用戶:gundan
資源簡介:FPGA上的verilog語言編程。通過查找表實現(xiàn)直接數(shù)字頻率合成。在主控部分通過鍵盤選擇正弦波,方波,三角波,斜波,以及四種波形的任意兩種的疊加,以及四種波形的疊加;通過控制頻率控制字C的大小,以控制輸出波形頻率,實現(xiàn)1Hz的微調(diào);通過地址變換實現(xiàn)波形...
上傳時間: 2015-09-27
上傳用戶:songrui
資源簡介:基于FPGA的2048點FFT的verilog實現(xiàn)的源代碼。
上傳時間: 2014-12-02
上傳用戶:GavinNeko
資源簡介:基于FPGA的異步FIFO的軟硬件實現(xiàn),通過verilog編程實現(xiàn)后下載到FPGA芯片
上傳時間: 2015-10-19
上傳用戶:agent
資源簡介:這是一個數(shù)字時鐘的verilog程序 仿真通過 能實現(xiàn)秒 分 時 計時
上傳時間: 2013-12-19
上傳用戶:TF2015
資源簡介:8051的verilog實現(xiàn),內(nèi)附testbench,c語言調(diào)試程序
上傳時間: 2014-01-02
上傳用戶:王楚楚
資源簡介:FIFO的verilog實現(xiàn),內(nèi)附testbench和文檔說明
上傳時間: 2013-12-24
上傳用戶:it男一枚
資源簡介:一種新的FIFO實現(xiàn)方法,verilog描述,通過modelsim 6.0 仿真,Quartue綜合
上傳時間: 2015-11-20
上傳用戶:qq1604324866
資源簡介:異步FIFO控制器的verilog設(shè)計與實現(xiàn)
上傳時間: 2014-01-22
上傳用戶:exxxds
資源簡介:4×4鍵盤掃描的verilog 代碼,在CPLD板上實現(xiàn)
上傳時間: 2015-12-01
上傳用戶:zhangyigenius