相 關(guān) 資 源

• verilog實(shí)踐 alu_cpu 算數(shù)運(yùn)算器的verilog實(shí)現(xiàn)免費(fèi)下載

  資源簡介：verilog實(shí)踐 alu_cpu 算數(shù)運(yùn)算器的verilog實(shí)現(xiàn)

  標(biāo)簽： verilog alu_cpu 實(shí)踐 運(yùn)算器

  上傳時(shí)間： 2014-11-30

  上傳用戶：BIBI

• 雙口RAM的verilog描述 雙口RAM的verilog描述免費(fèi)下載

  資源簡介：雙口RAM的verilog描述 雙口RAM的verilog描述

  標(biāo)簽： verilog RAM 雙口

  上傳時(shí)間： 2013-12-23

  上傳用戶：xg262122

• lcd驅(qū)動(dòng)程序的verilog代碼免費(fèi)下載

  資源簡介：lcd驅(qū)動(dòng)程序的verilog代碼，最基礎(chǔ)的功能實(shí)現(xiàn)，rt1602

  標(biāo)簽： verilog lcd 驅(qū)動(dòng)程序 代碼

  上傳時(shí)間： 2017-09-11

  上傳用戶：hasan2015

• 有關(guān)verilog的硬件實(shí)現(xiàn)VGA設(shè)計(jì)的代碼。免費(fèi)下載

  資源簡介：有關(guān)verilog的硬件實(shí)現(xiàn)VGA設(shè)計(jì)的代碼。

  標(biāo)簽： verilog VGA 硬件實(shí)現(xiàn) 代碼

  上傳時(shí)間： 2013-08-18

  上傳用戶：ghostparker

• 基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的verilog HDL源碼免費(fèi)下載

  資源簡介：基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的verilog HDL源碼，其功能主要有：時(shí)間設(shè)置，時(shí)間顯示，跑表，分頻，日期設(shè)置，日期顯示等

  標(biāo)簽： verilog FPGA HDL 多功能

  上傳時(shí)間： 2013-08-18

  上傳用戶：問題問題

• verilog編寫基于fpga的DDS實(shí)現(xiàn)免費(fèi)下載

  資源簡介：verilog編寫基于fpga的DDS實(shí)現(xiàn)

  標(biāo)簽： verilog fpga DDS 編寫

  上傳時(shí)間： 2013-08-19

  上傳用戶：neu_liyan

• sdram的verilog的源碼實(shí)現(xiàn)免費(fèi)下載

  資源簡介：sdram的verilog的源碼實(shí)現(xiàn)

  標(biāo)簽： verilog sdram 源碼

  上傳時(shí)間： 2015-01-09

  上傳用戶：huangld

• MD5算法的verilog實(shí)現(xiàn)免費(fèi)下載

  資源簡介：MD5算法的verilog實(shí)現(xiàn)，同時(shí)包含有testbench。

  標(biāo)簽： verilog MD5 算法

  上傳時(shí)間： 2014-01-09

  上傳用戶：1159797854

• des加密算法的verilog語言的實(shí)現(xiàn)免費(fèi)下載

  資源簡介：des加密算法的verilog語言的實(shí)現(xiàn)

  標(biāo)簽： verilog des 加密算法 語言

  上傳時(shí)間： 2015-04-10

  上傳用戶：leixinzhuo

• 計(jì)算器芯片的verilog實(shí)現(xiàn)代碼！ 時(shí)序仿真成功免費(fèi)下載

  資源簡介：計(jì)算器芯片的verilog實(shí)現(xiàn)代碼！ 時(shí)序仿真成功

  標(biāo)簽： verilog 計(jì)算器 芯片 代碼

  上傳時(shí)間： 2015-05-10

  上傳用戶：三人用菜

• AES高級加密算法的verilog語言實(shí)現(xiàn)。同時(shí)附有AES協(xié)議的pdf文檔免費(fèi)下載

  資源簡介：AES高級加密算法的verilog語言實(shí)現(xiàn)。同時(shí)附有AES協(xié)議的pdf文檔，和此代碼的測試程序，可作為一個(gè)IP核直接使用，可減少開發(fā)人員的設(shè)計(jì)時(shí)間。

  標(biāo)簽： AES verilog 加密算法

  上傳時(shí)間： 2014-01-08

  上傳用戶：PresidentHuang

• 基于地址總線接口的四倍頻編碼器信號接口的 FPGA實(shí)現(xiàn) verilog HDL的免費(fèi)下載

  資源簡介：基于地址總線接口的四倍頻編碼器信號接口的 FPGA實(shí)現(xiàn) verilog HDL的

  標(biāo)簽： verilog FPGA HDL 接口

  上傳時(shí)間： 2014-08-12

  上傳用戶：ayfeixiao

• FIR濾波器的verilog實(shí)現(xiàn)免費(fèi)下載

  資源簡介：FIR濾波器的verilog實(shí)現(xiàn)，實(shí)現(xiàn)6級流水線的程序設(shè)計(jì)。

  標(biāo)簽： verilog FIR 濾波器

  上傳時(shí)間： 2015-06-02

  上傳用戶：sjyy1001

• 一個(gè)關(guān)于DES算法的verilog語言實(shí)現(xiàn),包括了各個(gè)實(shí)現(xiàn)模塊以及測試模塊免費(fèi)下載

  資源簡介：一個(gè)關(guān)于DES算法的verilog語言實(shí)現(xiàn),包括了各個(gè)實(shí)現(xiàn)模塊以及測試模塊

  標(biāo)簽： verilog DES 算法 模塊

  上傳時(shí)間： 2014-01-23

  上傳用戶：璇珠官人

• 1024點(diǎn)８位FFT的verilog語言實(shí)現(xiàn)免費(fèi)下載

  資源簡介：1024點(diǎn)８位FFT的verilog語言實(shí)現(xiàn)

  標(biāo)簽： verilog 1024 FFT 語言

  上傳時(shí)間： 2015-06-09

  上傳用戶：ztj182002

• CORDIC算法的硬件實(shí)現(xiàn) 用的verilog語言免費(fèi)下載

  資源簡介：CORDIC算法的硬件實(shí)現(xiàn) 用的verilog語言

  標(biāo)簽： verilog CORDIC 算法 硬件實(shí)現(xiàn)

  上傳時(shí)間： 2015-06-24

  上傳用戶：wcl168881111111

• 一個(gè)32位微處理器的verilog實(shí)現(xiàn)源代脈,采用5級流水線和cache技術(shù).免費(fèi)下載

  資源簡介：一個(gè)32位微處理器的verilog實(shí)現(xiàn)源代脈,采用5級流水線和cache技術(shù).

  標(biāo)簽： verilog cache 微處理器 流水線

  上傳時(shí)間： 2014-12-21

  上傳用戶：yimoney

• 利用FPGA實(shí)現(xiàn)浮點(diǎn)運(yùn)算的verilog代碼 希望能夠給需要做這方面研究的同仁有所幫助免費(fèi)下載

  資源簡介：利用FPGA實(shí)現(xiàn)浮點(diǎn)運(yùn)算的verilog代碼 希望能夠給需要做這方面研究的同仁有所幫助

  標(biāo)簽： verilog FPGA 浮點(diǎn)運(yùn)算 代碼

  上傳時(shí)間： 2013-12-22

  上傳用戶：gyq

• 基于verilog-HDL的硬件電路的實(shí)現(xiàn) 9.8 基于256點(diǎn)陣的漢字顯示 　　9.8.1 單個(gè)靜止?jié)h字顯示的設(shè)計(jì)原理及其仿真實(shí)現(xiàn) 　　9.8.2 單個(gè)靜止?jié)h字顯示的硬件實(shí)現(xiàn) 　　9免費(fèi)下載

  資源簡介：基于verilog-HDL的硬件電路的實(shí)現(xiàn) 9.8 基于256點(diǎn)陣的漢字顯示 　　9.8.1 單個(gè)靜止?jié)h字顯示的設(shè)計(jì)原理及其仿真實(shí)現(xiàn) 　　9.8.2 單個(gè)靜止?jié)h字顯示的硬件實(shí)現(xiàn) 　　9.8.3 多個(gè)靜止?jié)h字顯示的設(shè)計(jì)原理及其硬件實(shí)現(xiàn) 　　9.8.4 單個(gè)運(yùn)動(dòng)漢字顯示的設(shè)計(jì)原理...

  標(biāo)簽： verilog-HDL 漢字顯示 9.8 256

  上傳時(shí)間： 2013-12-31

  上傳用戶：l254587896

• 8BIT MCU 的verilog代碼實(shí)現(xiàn)免費(fèi)下載

  資源簡介：8BIT MCU 的verilog代碼實(shí)現(xiàn)，具有一定的參考價(jià)值

  標(biāo)簽： verilog 8BIT MCU 代碼

  上傳時(shí)間： 2015-09-20

  上傳用戶：hasan2015

• aes算法的verilog hdl實(shí)現(xiàn)免費(fèi)下載

  資源簡介：aes算法的verilog hdl實(shí)現(xiàn)，供給大家作為參考 。

  標(biāo)簽： verilog aes hdl 算法

  上傳時(shí)間： 2013-12-18

  上傳用戶：gundan

• FPGA上的verilog語言編程。通過查找表實(shí)現(xiàn)直接數(shù)字頻率合成。在主控部分通過鍵盤選擇正弦波免費(fèi)下載

  資源簡介：FPGA上的verilog語言編程。通過查找表實(shí)現(xiàn)直接數(shù)字頻率合成。在主控部分通過鍵盤選擇正弦波，方波，三角波，斜波，以及四種波形的任意兩種的疊加，以及四種波形的疊加；通過控制頻率控制字C的大小，以控制輸出波形頻率，實(shí)現(xiàn)1Hz的微調(diào)；通過地址變換實(shí)現(xiàn)波形...

  標(biāo)簽： verilog FPGA 語言編程 查找表

  上傳時(shí)間： 2015-09-27

  上傳用戶：songrui

• 基于FPGA的2048點(diǎn)FFT的verilog實(shí)現(xiàn)的源代碼。免費(fèi)下載

  資源簡介：基于FPGA的2048點(diǎn)FFT的verilog實(shí)現(xiàn)的源代碼。

  標(biāo)簽： verilog FPGA 2048 FFT

  上傳時(shí)間： 2014-12-02

  上傳用戶：GavinNeko

• 基于FPGA的異步FIFO的軟硬件實(shí)現(xiàn),通過verilog編程實(shí)現(xiàn)后下載到FPGA芯片免費(fèi)下載

  資源簡介：基于FPGA的異步FIFO的軟硬件實(shí)現(xiàn),通過verilog編程實(shí)現(xiàn)后下載到FPGA芯片

  標(biāo)簽： FPGA verilog FIFO 軟硬件

  上傳時(shí)間： 2015-10-19

  上傳用戶：agent

• 這是一個(gè)數(shù)字時(shí)鐘的verilog程序 仿真通過 能實(shí)現(xiàn)秒 分 時(shí) 計(jì)時(shí)免費(fèi)下載

  資源簡介：這是一個(gè)數(shù)字時(shí)鐘的verilog程序 仿真通過 能實(shí)現(xiàn)秒 分 時(shí) 計(jì)時(shí)

  標(biāo)簽： verilog 數(shù)字時(shí)鐘 仿真 分

  上傳時(shí)間： 2013-12-19

  上傳用戶：TF2015

• 8051的verilog實(shí)現(xiàn)免費(fèi)下載

  資源簡介：8051的verilog實(shí)現(xiàn)，內(nèi)附testbench,c語言調(diào)試程序

  標(biāo)簽： verilog 8051

  上傳時(shí)間： 2014-01-02

  上傳用戶：王楚楚

• FIFO的verilog實(shí)現(xiàn)免費(fèi)下載

  資源簡介：FIFO的verilog實(shí)現(xiàn)，內(nèi)附testbench和文檔說明

  標(biāo)簽： verilog FIFO

  上傳時(shí)間： 2013-12-24

  上傳用戶：it男一枚

• 一種新的FIFO實(shí)現(xiàn)方法,verilog描述免費(fèi)下載

  資源簡介：一種新的FIFO實(shí)現(xiàn)方法,verilog描述，通過modelsim 6.0 仿真，Quartue綜合

  標(biāo)簽： verilog FIFO 實(shí)現(xiàn)方法

  上傳時(shí)間： 2015-11-20

  上傳用戶：qq1604324866

• 異步FIFO控制器的verilog設(shè)計(jì)與實(shí)現(xiàn)免費(fèi)下載

  資源簡介：異步FIFO控制器的verilog設(shè)計(jì)與實(shí)現(xiàn)

  標(biāo)簽： verilog FIFO 控制器

  上傳時(shí)間： 2014-01-22

  上傳用戶：exxxds

• 4×4鍵盤掃描的verilog 代碼,在CPLD板上實(shí)現(xiàn)免費(fèi)下載

  資源簡介：4×4鍵盤掃描的verilog 代碼,在CPLD板上實(shí)現(xiàn)

  標(biāo)簽： verilog CPLD 鍵盤掃描 代碼

  上傳時(shí)間： 2015-12-01

  上傳用戶：zhangyigenius