相 關(guān) 資 源

• cpld/fpga常用加法器設(shè)計(jì)的verilog程序免費(fèi)下載

  資源簡介：cpld/fpga常用加法器設(shè)計(jì)的verilog程序

  標(biāo)簽： verilog cpld fpga 加法器

  上傳時(shí)間： 2016-11-05

  上傳用戶：fhzm5658

• 精通verilog HDL語言編程源碼之1--常用加法器設(shè)計(jì)免費(fèi)下載

  資源簡介：精通verilog HDL語言編程源碼之1--常用加法器設(shè)計(jì)

  標(biāo)簽： verilog HDL 語言編程 源碼

  上傳時(shí)間： 2014-12-03

  上傳用戶：hopy

• verilog hdl語言 常用加法器設(shè)計(jì)免費(fèi)下載

  資源簡介：verilog hdl語言 常用加法器設(shè)計(jì)，可使用modelsim進(jìn)行仿真

  標(biāo)簽： verilog hdl 語言 加法器

  上傳時(shí)間： 2013-12-24

  上傳用戶：lizhizheng88

• verilog hdl語言的常用除法器設(shè)計(jì)免費(fèi)下載

  資源簡介：verilog hdl語言的常用除法器設(shè)計(jì)，可使用modelsim進(jìn)行仿真

  標(biāo)簽： verilog hdl 語言 除法器

  上傳時(shí)間： 2013-12-17

  上傳用戶：Zxcvbnm

• 上傳文件為：常用加法器verilog設(shè)計(jì).rar免費(fèi)下載

  資源簡介：上傳文件為：常用加法器verilog設(shè)計(jì).rar

  標(biāo)簽： verilog 加法器

  上傳時(shí)間： 2014-11-18

  上傳用戶：nanfeicui

• 手把手教你學(xué)cpld/fpga與單片機(jī)聯(lián)合設(shè)計(jì)(前3章)免費(fèi)下載

  資源簡介：　　手把手教你學(xué)cpld/fpga與單片機(jī)聯(lián)合設(shè)計(jì)（前3章） 　　作者：周興華；出版社： 北京航空航天大學(xué)出版社 　　內(nèi)容簡介：本書以實(shí)踐（實(shí)驗(yàn)）為主線，以生動短小的實(shí)例為靈魂，穿插介紹了verilog HDL語言的語法及Altera公司的EPM7128S（或Atmel公司的ATF...

  標(biāo)簽： cpld fpga 手把手 單片機(jī)

  上傳時(shí)間： 2013-10-20

  上傳用戶：xjz632

• --cpld-fpga常用模塊與綜合系統(tǒng)設(shè)計(jì)實(shí)例精講-452頁-65.7M.pdf免費(fèi)下載

  資源簡介：專輯類-可編程邏輯器件相關(guān)專輯-96冊-1.77G --cpld-fpga常用模塊與綜合系統(tǒng)設(shè)計(jì)實(shí)例精講-452頁-65.7M.pdf

  標(biāo)簽： cpld-fpga 65.7 452

  上傳時(shí)間： 2013-07-27

  上傳用戶：獨(dú)孤求源

• 手把手教你學(xué)cpld/fpga與單片機(jī)聯(lián)合設(shè)計(jì)(前3章)免費(fèi)下載

  資源簡介：　　手把手教你學(xué)cpld/fpga與單片機(jī)聯(lián)合設(shè)計(jì)（前3章） 　　作者：周興華；出版社： 北京航空航天大學(xué)出版社 　　內(nèi)容簡介：本書以實(shí)踐（實(shí)驗(yàn)）為主線，以生動短小的實(shí)例為靈魂，穿插介紹了verilog HDL語言的語法及Altera公司的EPM7128S（或Atmel公司的ATF...

  標(biāo)簽： cpld fpga 手把手 單片機(jī)

  上傳時(shí)間： 2013-10-31

  上傳用戶：zczc

• 加法器（使用verilog編寫的）,雖然簡單免費(fèi)下載

  資源簡介：加法器（使用verilog編寫的）,雖然簡單，但是這也是學(xué)習(xí)verilog最基礎(chǔ)的東西！希望大家一起學(xué)習(xí)！

  標(biāo)簽： verilog 加法器 編寫

  上傳時(shí)間： 2013-12-10

  上傳用戶：410805624

• 本文件提供了用verilog HDL語言實(shí)現(xiàn)的8位超前進(jìn)位加法器,充分說明了超前進(jìn)位加法器和普通加法器之間的區(qū)別.免費(fèi)下載

  資源簡介：本文件提供了用verilog HDL語言實(shí)現(xiàn)的8位超前進(jìn)位加法器,充分說明了超前進(jìn)位加法器和普通加法器之間的區(qū)別.

  標(biāo)簽： verilog 加法器 HDL 進(jìn)位

  上傳時(shí)間： 2013-12-17

  上傳用戶：ynwbosss

• 8位的加法器設(shè)計(jì)免費(fèi)下載

  資源簡介：8位的加法器設(shè)計(jì)，分4個(gè)工程完成的，用的是Quartus II軟件。

  標(biāo)簽： 8位 加法器

  上傳時(shí)間： 2014-01-20

  上傳用戶：myworkpost

• 自己編制的加法器的verilog程序 希望對大家有所幫助免費(fèi)下載

  資源簡介：自己編制的加法器的verilog程序 希望對大家有所幫助

  標(biāo)簽： verilog 編制 加法器 程序

  上傳時(shí)間： 2016-02-07

  上傳用戶：李夢晗

• SX-cpld/fpga 數(shù)字邏輯電路設(shè)計(jì)實(shí)驗(yàn)儀 SX-cpld/fpga 數(shù)字邏輯電路設(shè)計(jì)實(shí)驗(yàn)儀 產(chǎn)品介紹 1.利用cpld/fpga 提供的軟硬件開發(fā)環(huán)境學(xué)習(xí)最新邏輯IC免費(fèi)下載

  資源簡介：SX-cpld/fpga 數(shù)字邏輯電路設(shè)計(jì)實(shí)驗(yàn)儀 SX-cpld/fpga 數(shù)字邏輯電路設(shè)計(jì)實(shí)驗(yàn)儀 產(chǎn)品介紹 1.利用cpld/fpga 提供的軟硬件開發(fā)環(huán)境學(xué)習(xí)最新邏輯IC 設(shè)計(jì)，以取代TTL/CMOS 復(fù)雜的硬件設(shè)計(jì)。 2.可使用電路繪圖法、ABEL 語言、波形圖和數(shù)字硬件描述語...

  標(biāo)簽： fpga SX-cpld cpld 數(shù)字邏輯

  上傳時(shí)間： 2016-03-14

  上傳用戶：671145514

• cpld/fpga常用模塊與綜合系統(tǒng)設(shè)計(jì)實(shí)例光盤程序免費(fèi)下載

  資源簡介：cpld/fpga常用模塊與綜合系統(tǒng)設(shè)計(jì)實(shí)例光盤程序

  標(biāo)簽： cpld fpga 模塊 光盤

  上傳時(shí)間： 2016-06-21

  上傳用戶：kiklkook

• 組合電路的設(shè)計(jì)8位加法器設(shè)計(jì)(ADD8.vhd)免費(fèi)下載

  資源簡介：組合電路的設(shè)計(jì)8位加法器設(shè)計(jì)(ADD8.vhd)

  標(biāo)簽： ADD vhd 組合電路 8位

  上傳時(shí)間： 2016-10-13

  上傳用戶：gonuiln

• cpld/fpga RS(204,188)譯碼器的verilog程序免費(fèi)下載

  資源簡介：cpld/fpga RS(204,188)譯碼器的verilog程序

  標(biāo)簽： verilog cpld fpga 204

  上傳時(shí)間： 2016-11-05

  上傳用戶：tyler

• 精通verilog HDL語言編程源碼之2--常用乘法器設(shè)計(jì)免費(fèi)下載

  資源簡介：精通verilog HDL語言編程源碼之2--常用乘法器設(shè)計(jì)

  標(biāo)簽： verilog HDL 語言編程 源碼

  上傳時(shí)間： 2014-11-28

  上傳用戶：趙云興

• 精通verilog HDL語言編程源碼之4--常用除法器設(shè)計(jì)免費(fèi)下載

  資源簡介：精通verilog HDL語言編程源碼之4--常用除法器設(shè)計(jì)

  標(biāo)簽： verilog HDL 語言編程 源碼

  上傳時(shí)間： 2013-12-24

  上傳用戶：hanli8870

• verilog hdl語言 常用乘法器設(shè)計(jì)免費(fèi)下載

  資源簡介：verilog hdl語言 常用乘法器設(shè)計(jì)，可使用modelsim進(jìn)行仿真

  標(biāo)簽： verilog hdl 語言 乘法器設(shè)計(jì)

  上傳時(shí)間： 2017-01-02

  上傳用戶：lunshaomo

• 在fpga實(shí)現(xiàn)的加法器實(shí)現(xiàn)的Veilog代碼免費(fèi)下載

  資源簡介：在fpga實(shí)現(xiàn)的加法器實(shí)現(xiàn)的Veilog代碼，應(yīng)用軟件為賽林思公司的ISE9.1

  標(biāo)簽： Veilog fpga 加法器 代碼

  上傳時(shí)間： 2017-05-16

  上傳用戶：youlongjian0

• 8位加法器設(shè)計(jì)是經(jīng)過我認(rèn)真仿真與設(shè)計(jì)出來的 希望對有需要的人有幫助免費(fèi)下載

  資源簡介：8位加法器設(shè)計(jì)是經(jīng)過我認(rèn)真仿真與設(shè)計(jì)出來的 希望對有需要的人有幫助

  標(biāo)簽： 8位 加法器 仿真

  上傳時(shí)間： 2017-07-22

  上傳用戶：xg262122

• 位加法器的verilog程序與4×4 乘法器的verilog描述?。?！免費(fèi)下載

  資源簡介：位加法器的verilog程序與4×4 乘法器的verilog描述?。。?/p>

  標(biāo)簽： verilog 加法器 乘法器 程序

  上傳時(shí)間： 2013-12-21

  上傳用戶：ruixue198909

• verilog 加法器設(shè)計(jì) 在modelsim下方針。。。。。。。。。。。。。。。。。。。。。。免費(fèi)下載

  資源簡介：verilog 加法器設(shè)計(jì) 在modelsim下方針。。。。。。。。。。。。。。。。。。。。。。

  標(biāo)簽： modelsim verilog 加法器

  上傳時(shí)間： 2013-12-29

  上傳用戶：lunshaomo

• 基于fpga的UART設(shè)計(jì)的verilog實(shí)現(xiàn)程序的簡介免費(fèi)下載

  資源簡介：該文檔為基于fpga的UART設(shè)計(jì)的verilog實(shí)現(xiàn)程序的簡介資料，講解的還不錯(cuò)，感興趣的可以下載看看…………………………

  標(biāo)簽： fpga uart verilog

  上傳時(shí)間： 2021-10-23

  上傳用戶：

• 基于fpga的UART設(shè)計(jì)的verilog實(shí)現(xiàn)程序簡介免費(fèi)下載

  資源簡介：該文檔為基于fpga的UART設(shè)計(jì)的verilog實(shí)現(xiàn)程序簡介文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………

  標(biāo)簽： fpga uart verilog

  上傳時(shí)間： 2021-11-27

  上傳用戶：默默

• fpga開發(fā)板上寫的verilog代碼 功能是從電腦端發(fā)送一個(gè)字節(jié)免費(fèi)下載

  資源簡介：fpga開發(fā)板上寫的verilog代碼：\r\n功能是從電腦端發(fā)送一個(gè)字節(jié)，然后把它接收回來。\r\n

  標(biāo)簽： verilog fpga 開發(fā)板 代碼

  上傳時(shí)間： 2013-08-15

  上傳用戶：copu

• xilinx fpga 做VGA驅(qū)動信號的verilog原代碼,ise版本9.2免費(fèi)下載

  資源簡介：xilinx fpga 做VGA驅(qū)動信號的verilog原代碼,ise版本9.2,

  標(biāo)簽： verilog xilinx fpga VGA

  上傳時(shí)間： 2013-08-16

  上傳用戶：jasson5678

• cpld fpga常用protel庫免費(fèi)下載

  資源簡介：cpld fpga常用protel庫.rar

  標(biāo)簽： protel cpld fpga

  上傳時(shí)間： 2013-09-01

  上傳用戶：咔樂塢

• 一段控制1394芯片的cpld的verilog程序免費(fèi)下載

  資源簡介：這是一段控制1394芯片的cpld的verilog程序,可以參考,在實(shí)際項(xiàng)目中已經(jīng)采用.

  標(biāo)簽： verilog 1394 cpld 控制

  上傳時(shí)間： 2013-09-04

  上傳用戶：pkkkkp

• 包含軟件無線電、dds、濾波器設(shè)計(jì)、數(shù)字調(diào)制解調(diào)等常用無線通信設(shè)計(jì)的matlabverilog源碼免費(fèi)下載

  資源簡介：包含軟件無線電、dds、濾波器設(shè)計(jì)、數(shù)字調(diào)制解調(diào)等常用無線通信設(shè)計(jì)的matlab\verilog源碼

  標(biāo)簽： matlabverilog dds 軟件無線電 濾波器設(shè)計(jì)

  上傳時(shí)間： 2014-12-08

  上傳用戶：czl10052678