相 關 資 源

• 8位的加法器設計免費下載

  資源簡介：8位的加法器設計，分4個工程完成的，用的是Quartus II軟件。

  標簽： 8位 加法器

  上傳時間： 2014-01-20

  上傳用戶：myworkpost

• [VHDL經典設計26例]--在xilinx芯片上調試通過--[01--1位全加器][02--2選1多路選擇器][03--8位硬件加法器][04--7段數碼顯示譯碼器][05--8位串入并出寄存器][免費下載

  資源簡介：[VHDL經典設計26例]--在xilinx芯片上調試通過--[01--1位全加器][02--2選1多路選擇器][03--8位硬件加法器][04--7段數碼顯示譯碼器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--內部三態總線][8--含清零和同步時鐘使能的4位加法計數器][9--數控分頻器][1...

  標簽： xilinx VHDL 01 02

  上傳時間： 2014-09-06

  上傳用戶：han_zh

• 本程序是在一位全加器的基礎上設計一個16位的加法器,用Verilog HDL語言描述.免費下載

  資源簡介：本程序是在一位全加器的基礎上設計一個16位的加法器,用Verilog HDL語言描述.

  標簽： Verilog HDL 程序 全加器

  上傳時間： 2013-12-03

  上傳用戶：moerwang

• 用單片機系統實現8位的加減乘除運算免費下載

  資源簡介：用單片機系統實現8位的加減乘除運算，外接16位矩陣鍵盤輸入，通過lcd顯示結果。在keil上運行良好。

  標簽： 用單片機 8位 減

  上傳時間： 2015-04-06

  上傳用戶：ANRAN

• 這個是帶先行進位的加法器的vhdl代碼,比較復雜,僅僅供大家參考.免費下載

  資源簡介：這個是帶先行進位的加法器的vhdl代碼,比較復雜,僅僅供大家參考.

  標簽： vhdl 進位 加法器 代碼

  上傳時間： 2014-01-03

  上傳用戶：klin3139

• 該源碼實現了一個8*8位的乘法器免費下載

  資源簡介：該源碼實現了一個8*8位的乘法器，在實現的過程中用到了宏單元

  標簽： 源碼 乘法器

  上傳時間： 2013-12-28

  上傳用戶：bakdesec

• 組合電路的設計8位加法器設計(ADD8.vhd)免費下載

  資源簡介：組合電路的設計8位加法器設計(ADD8.vhd)

  標簽： ADD vhd 組合電路 8位

  上傳時間： 2016-10-13

  上傳用戶：gonuiln

• 8位加法器設計是經過我認真仿真與設計出來的 希望對有需要的人有幫助免費下載

  資源簡介：8位加法器設計是經過我認真仿真與設計出來的 希望對有需要的人有幫助

  標簽： 8位 加法器 仿真

  上傳時間： 2017-07-22

  上傳用戶：xg262122

• verilog shi 實現的加法器（8位）適用于初學asic免費下載

  資源簡介：verilog shi 實現的加法器（8位）適用于初學asic

  標簽： verilog asic shi 8位

  上傳時間： 2015-06-02

  上傳用戶：一諾88

• 移位相加8位硬件乘法器電路設計 乘法器是數字系統中的基本邏輯器件免費下載

  資源簡介：移位相加8位硬件乘法器電路設計 乘法器是數字系統中的基本邏輯器件，在很多應用中都會出現如各種濾波器的設計、矩陣的運算等。本實驗設計一個通用的8位乘法器。

  標簽： 乘法器 移位 8位 硬件

  上傳時間： 2016-07-27

  上傳用戶：牛津鞋

• 最高8位帶符號的加法器的核心代碼在masm上調試通過。免費下載

  資源簡介：最高8位帶符號的加法器的核心代碼在masm上調試通過。

  標簽： masm 8位 符號 加法器

  上傳時間： 2017-02-21

  上傳用戶：BOBOniu

• 8位相 加乘法器免費下載

  資源簡介：8位相 加乘法器，具有高速，占用資源較少的優點

  標簽： 8位 乘法器

  上傳時間： 2014-08-06

  上傳用戶：zhangjinzj

• 這個是帶輸入的加法器vhdl代碼,是帶有輸入端和進位的.免費下載

  資源簡介：這個是帶輸入的加法器vhdl代碼,是帶有輸入端和進位的.

  標簽： vhdl 輸入 加法器 代碼

  上傳時間： 2013-11-30

  上傳用戶：gxf2016

• 用VHDL編寫的8位全加器,數字分頻器等程序免費下載

  資源簡介：用VHDL編寫的8位全加器,數字分頻器等程序

  標簽： VHDL 8位 編寫 全加器

  上傳時間： 2013-12-16

  上傳用戶：ztj182002

• VHDL——N位加法器設計免費下載

  資源簡介：VHDL——N位加法器設計

  標簽： VHDL 加法器

  上傳時間： 2013-12-20

  上傳用戶：壞壞的華仔

• 計算機組成原理課程設計--一個8位的簡單cpu 的設計免費下載

  資源簡介：計算機組成原理課程設計--一個8位的簡單cpu 的設計

  標簽： cpu 計算機組成原理 8位

  上傳時間： 2015-12-06

  上傳用戶：520

• 電子EDA,VHDL語言設計8位的fifo數據緩沖器的vhdl源程序免費下載

  資源簡介：電子EDA,VHDL語言設計8位的fifo數據緩沖器的vhdl源程序

  標簽： VHDL fifo vhdl EDA

  上傳時間： 2016-01-10

  上傳用戶：wweqas

• veriog實現的128位高速加法器免費下載

  資源簡介：veriog實現的128位高速加法器，fpga實現

  標簽： veriog 128 加法器

  上傳時間： 2013-11-29

  上傳用戶：zhenyushaw

• 2級流水線實現的8位全加器的VHDL代碼免費下載

  資源簡介：2級流水線實現的8位全加器的VHDL代碼，適用于altera系列的FPGA/CPLD

  標簽： VHDL 流水線 8位 全加器

  上傳時間： 2014-06-15

  上傳用戶：zhanditian

• 在ISE下用verilog開發的16位進位現行加法器免費下載

  資源簡介：在ISE下用verilog開發的16位進位現行加法器

  標簽： verilog ISE 進位 加法器

  上傳時間： 2013-12-17

  上傳用戶：維子哥哥

• 經過精心設計的加法器的代碼免費下載

  資源簡介：經過精心設計的加法器的代碼，并在FPGA硬件平臺實現和驗證過的

  標簽： 加法器 代碼

  上傳時間： 2014-01-11

  上傳用戶：windwolf2000

• 用StateCAD設計一個“串進并出的加法器”狀態機免費下載

  資源簡介：用StateCAD設計一個“串進并出的加法器”狀態機，并使用StateCAD測試激勵生成器設計測試激勵，驗證該狀態機，掌握完整的StateCAD設計流程.

  標簽： StateCAD 加法器 狀態

  上傳時間： 2014-01-04

  上傳用戶：shawvi

• 用VHDL編的兩位BCD加法器用VHDL編的兩位BCD加法器免費下載

  資源簡介：用VHDL編的兩位BCD加法器用VHDL編的兩位BCD加法器

  標簽： VHDL BCD 加法器

  上傳時間： 2016-07-12

  上傳用戶：英雄

• 這是一個用multisim編寫的用8421BCD碼表示的兩個一位十進制數相加的加法器免費下載

  資源簡介：這是一個用multisim編寫的用8421BCD碼表示的兩個一位十進制數相加的加法器

  標簽： multisim 8421 BCD 編寫

  上傳時間： 2016-09-17

  上傳用戶：kelimu

• 用vhdl語言 來實現 四位并行加法器的功能 是本科生的必學內容免費下載

  資源簡介：用vhdl語言 來實現 四位并行加法器的功能 是本科生的必學內容

  標簽： vhdl 語言 并行 加法器

  上傳時間： 2016-10-27

  上傳用戶：xg262122

• cpld/fpga常用加法器設計的verilog程序免費下載

  資源簡介：cpld/fpga常用加法器設計的verilog程序

  標簽： verilog cpld fpga 加法器

  上傳時間： 2016-11-05

  上傳用戶：fhzm5658

• 8位乘8位的流水線乘法器免費下載

  資源簡介：8位乘8位的流水線乘法器，采用Verilog hdl編寫

  標簽： 8位 流水線 乘法器

  上傳時間： 2014-01-26

  上傳用戶：kristycreasy

• RS(204,188)譯碼器的設計 異步FIFO設計 偽隨即序列應用設計 CORDIC數字計算機的設計 CIC的設計 除法器的設計 加羅華域的乘法器設計免費下載

  資源簡介：RS(204,188)譯碼器的設計 異步FIFO設計 偽隨即序列應用設計 CORDIC數字計算機的設計 CIC的設計 除法器的設計 加羅華域的乘法器設計

  標簽： CORDIC FIFO 204 188

  上傳時間： 2017-01-24

  上傳用戶：縹緲

• 用VHDL寫的一個8位全加器的實驗程序,供新手參考免費下載

  資源簡介：用VHDL寫的一個8位全加器的實驗程序,供新手參考

  標簽： VHDL 8位 全加器 實驗

  上傳時間： 2017-03-03

  上傳用戶：lx9076

• 8位全加器的VHDL描述免費下載

  資源簡介：8位全加器的VHDL描述，可用MAX+plusⅡ運行測試

  標簽： VHDL 8位 全加器

  上傳時間： 2014-01-16

  上傳用戶：erkuizhang