相 關 資 源

• 好用的浮點乘法器免費下載

  資源簡介：好用的浮點乘法器，可完成32位IEEE格式的浮點乘法，經過仿真通過

  標簽： 浮點 乘法器

  上傳時間： 2014-01-03

  上傳用戶：heart520beat

• 這是我用verilog hdl語言寫的浮點乘法器,用的是基4的booth算法,對于部分積使用了5-2壓縮和3-2壓縮,歡迎大家指點,也歡迎大家把它改成流水線以提高速度.免費下載

  資源簡介：這是我用verilog hdl語言寫的浮點乘法器,用的是基4的booth算法,對于部分積使用了5-2壓縮和3-2壓縮,歡迎大家指點,也歡迎大家把它改成流水線以提高速度.

  標簽： verilog booth hdl 家

  上傳時間： 2013-11-29

  上傳用戶：jjj0202

• 新型的浮點乘法器 用csa來實現可以用在浮點乘法器的地方免費下載

  資源簡介：新型的浮點乘法器 用csa來實現可以用在浮點乘法器的地方

  標簽： csa 浮點 乘法器

  上傳時間： 2016-12-27

  上傳用戶：wff

• 32位浮點乘法器的設計免費下載

  資源簡介：32位浮點乘法器的設計，講的挺好的，供參考啊

  標簽： 浮點 乘法器

  上傳時間： 2013-11-28

  上傳用戶：manking0408

• ieee公布的標準8位浮點乘法器免費下載

  資源簡介：ieee公布的標準8位浮點乘法器，可綜合。采用標準算法。

  標簽： ieee 8位 標準 乘法器

  上傳時間： 2013-12-26

  上傳用戶：dave520l

• 高效結構的多輸入浮點乘法器在FPGA上的實現免費下載

  資源簡介：高效結構的多輸入浮點乘法器在FPGA上的實現

  標簽： FPGA 輸入 浮點 乘法器

  上傳時間： 2013-11-28

  上傳用戶：sammi

• 一種用VHDL語言描述的浮點乘前規格化的源代碼編程免費下載

  資源簡介：一種用VHDL語言描述的浮點乘前規格化的源代碼編程

  標簽： VHDL 語言 浮點 規格

  上傳時間： 2014-01-20

  上傳用戶：jennyzai

• 一個好用的角點檢測程序免費下載

  資源簡介：一個好用的角點檢測程序，精度比較高 很好使

  標簽： 角點檢測 程序

  上傳時間： 2014-10-12

  上傳用戶：iswlkje

• 32位高性能浮點乘法器芯片設計研究.pdf免費下載

  資源簡介：32位高性能浮點乘法器芯片設計研究.pdf

  標簽： 性能 乘法器 浮點

  上傳時間： 2016-12-08

  上傳用戶：hjshhyy

• 一個32位元的浮點數乘法器免費下載

  資源簡介：一個32位元的浮點數乘法器，可將兩IEEE 754格式的值進行相乘

  標簽： 浮點數 乘法器

  上傳時間： 2013-12-26

  上傳用戶：yuanyuan123

• 利用verilog hdl編寫的浮點加法器運算單元免費下載

  資源簡介：利用verilog hdl編寫的浮點加法器運算單元，單精度。

  標簽： verilog hdl 編寫 浮點

  上傳時間： 2013-11-29

  上傳用戶：王慶才

• 介紹關于FPGA的浮點加法器運算單元設計免費下載

  資源簡介：介紹關于FPGA的浮點加法器運算單元設計

  標簽： FPGA 浮點 加法器 單元設計

  上傳時間： 2014-01-24

  上傳用戶：kbnswdifs

• 基于VHDL語言的32位單精度的浮點加法器免費下載

  資源簡介：基于VHDL語言的32位單精度的浮點加法器

  標簽： VHDL 語言 精度 浮點

  上傳時間： 2017-09-09

  上傳用戶：manking0408

• 基于FPGA浮點運算器的設計免費下載

  資源簡介：在很多高精度計算場合需要采用浮點運算。過去用門電路進行各種運算通常為定點運算，但其計算精度有限。隨著現場可編程門陣（FPGA）的迅速發展，可以采用FPGA實現浮點運算。 本文首先介紹定點數和浮點數的格式，完成基于FPGA的幾種常用浮點運算器的VHDL設計，...

  標簽： FPGA 浮點運算器

  上傳時間： 2013-05-20

  上傳用戶：hechao3225

• 基于FPGA 的單精度浮點數乘法器設計免費下載

  資源簡介：設計了一個基于FPGA的單精度浮點數乘法器.設計中采用改進的帶偏移量的冗余Booth3算法和跳躍式Wallace樹型結構,并提出對Wallace樹產生的2個偽和采用部分相加的方式,提高了乘法器的運算速度;加入對特殊值的處理模塊,完善了乘法器的功能.本設計在Altera DE2開發...

  標簽： FPGA 精度 浮點數 乘法器設計

  上傳時間： 2013-10-09

  上傳用戶：xjy441694216

• 基于FPGA 的單精度浮點數乘法器設計免費下載

  資源簡介：設計了一個基于FPGA的單精度浮點數乘法器.設計中采用改進的帶偏移量的冗余Booth3算法和跳躍式Wallace樹型結構,并提出對Wallace樹產生的2個偽和采用部分相加的方式,提高了乘法器的運算速度;加入對特殊值的處理模塊,完善了乘法器的功能.本設計在Altera DE2開發...

  標簽： FPGA 精度 浮點數 乘法器設計

  上傳時間： 2013-10-13

  上傳用戶：yl1140vista

• verilog編寫的32位浮點加法器免費下載

  資源簡介：verilog編寫的32位浮點加法器

  標簽： verilog 編寫 浮點 加法器

  上傳時間： 2015-03-09

  上傳用戶：372825274

• 用vhdl語言設計CPU中的一部分：乘法器的設計免費下載

  資源簡介：用vhdl語言設計CPU中的一部分：乘法器的設計，包括多種乘法器的設計方法！內容為英文

  標簽： vhdl CPU 語言 分

  上傳時間： 2015-06-11

  上傳用戶：450976175

• 浮點加法器的VHDL算法設計 浮點加法器的VHDL算法設計免費下載

  資源簡介：浮點加法器的VHDL算法設計 浮點加法器的VHDL算法設計

  標簽： VHDL 浮點 加法器 算法設計

  上傳時間： 2014-01-13

  上傳用戶：z754970244

• 用walsh算法實現的符號數乘法器,asic流片時,可以不用公司的付費乘法器的ip core.免費下載

  資源簡介：用walsh算法實現的符號數乘法器,asic流片時,可以不用公司的付費乘法器的ip core.

  標簽： walsh asic core 乘法器

  上傳時間： 2015-06-22

  上傳用戶：liuchee

• 點對點聊天工具,很好用的呀！有客戶端和服務器端免費下載

  資源簡介：點對點聊天工具,很好用的呀！有客戶端和服務器端

  標簽： 點對點 服務器

  上傳時間： 2015-12-24

  上傳用戶：tonyshao

• 經典的浮點運算VHDL源代碼,是FPGA開發和VHDL學習的好資料!免費下載

  資源簡介：經典的浮點運算VHDL源代碼,是FPGA開發和VHDL學習的好資料!

  標簽： VHDL FPGA 浮點運算 源代碼

  上傳時間： 2016-01-02

  上傳用戶：lhw888

• 很好用的盜號工具,大家可以用一下,給點意見免費下載

  資源簡介：很好用的盜號工具,大家可以用一下,給點意見

  標簽： 家

  上傳時間： 2014-11-27

  上傳用戶：戀天使569

• 還是同學錄 功能較為的簡單點 挺好用的免費下載

  資源簡介：還是同學錄 功能較為的簡單點 挺好用的

  標簽： 同學錄

  上傳時間： 2014-01-01

  上傳用戶：guanliya

• 用VHDL寫的4*4乘法器免費下載

  資源簡介：用VHDL寫的4*4乘法器，學習VHDL語言的可以

  標簽： VHDL 乘法器

  上傳時間： 2014-11-24

  上傳用戶：JasonC

• 一種用VHDL語言描述的浮點前規格化的源代碼編程免費下載

  資源簡介：一種用VHDL語言描述的浮點前規格化的源代碼編程

  標簽： VHDL 語言 浮點 規格

  上傳時間： 2013-12-28

  上傳用戶：lijianyu172

• 一種用VHDL語言描述的浮點除前規格化的源代碼編程免費下載

  資源簡介：一種用VHDL語言描述的浮點除前規格化的源代碼編程

  標簽： VHDL 語言 浮點 規格

  上傳時間： 2014-01-16

  上傳用戶：cmc_68289287

• 一種用VHDL語言描述的浮點平方根前規格化的源代碼編程免費下載

  資源簡介：一種用VHDL語言描述的浮點平方根前規格化的源代碼編程

  標簽： VHDL 語言 浮點 平方根

  上傳時間： 2014-01-22

  上傳用戶：hzy5825468

• 用xilinx寫的vhdl乘法器。是二進制的兩位乘法器。里面含有代碼和電路圖。免費下載

  資源簡介：用xilinx寫的vhdl乘法器。是二進制的兩位乘法器。里面含有代碼和電路圖。

  標簽： xilinx vhdl 乘法器 二進制

  上傳時間： 2014-01-10

  上傳用戶：xiaoyunyun

• 用HDPLD實現的高速并行乘法器免費下載

  資源簡介：用HDPLD實現的高速并行乘法器，其輸入為兩個帶符號位的4位二進制數

  標簽： HDPLD 高速并行 乘法器

  上傳時間： 2017-05-16

  上傳用戶：rocwangdp