介紹關(guān)于FPGA的浮點(diǎn)加法器運(yùn)算單元設(shè)計(jì)
資源簡(jiǎn)介:介紹關(guān)于FPGA的浮點(diǎn)加法器運(yùn)算單元設(shè)計(jì)
上傳時(shí)間: 2014-01-24
上傳用戶:kbnswdifs
資源簡(jiǎn)介:利用verilog hdl編寫的浮點(diǎn)加法器運(yùn)算單元,單精度。
上傳時(shí)間: 2013-11-29
上傳用戶:王慶才
資源簡(jiǎn)介:基于VHDL語(yǔ)言的32位單精度的浮點(diǎn)加法器
上傳時(shí)間: 2017-09-09
上傳用戶:manking0408
資源簡(jiǎn)介:verilog編寫的32位浮點(diǎn)加法器
上傳時(shí)間: 2015-03-09
上傳用戶:372825274
資源簡(jiǎn)介:浮點(diǎn)加法器的VHDL算法設(shè)計(jì) 浮點(diǎn)加法器的VHDL算法設(shè)計(jì)
上傳時(shí)間: 2014-01-13
上傳用戶:z754970244
資源簡(jiǎn)介:基于FPGA單精度浮點(diǎn)除法器的實(shí)現(xiàn),有一些源代碼,僅供參考。
上傳時(shí)間: 2017-09-12
上傳用戶:希醬大魔王
資源簡(jiǎn)介:隨著電子工業(yè)應(yīng)用領(lǐng)域需求的增長(zhǎng),要實(shí)現(xiàn)復(fù)雜程度較高的數(shù)字電子系統(tǒng),對(duì)數(shù)據(jù)處理能力提出越來(lái)越高的要求。定點(diǎn)運(yùn)算已經(jīng)很難滿足高性能數(shù)字系統(tǒng)的需要,而浮點(diǎn)數(shù)相對(duì)于定點(diǎn)數(shù),具有表述范圍寬,有效精度高等優(yōu)點(diǎn),在航空航天、遙感、機(jī)器人技術(shù)以及涉及指數(shù)運(yùn)...
上傳時(shí)間: 2013-04-24
上傳用戶:咔樂塢
資源簡(jiǎn)介:32位單精度浮點(diǎn)加法器。進(jìn)行用加法運(yùn)算,仿真輸出
上傳時(shí)間: 2013-04-24
上傳用戶:x4587
資源簡(jiǎn)介:好用的浮點(diǎn)乘法器,可完成32位IEEE格式的浮點(diǎn)乘法,經(jīng)過仿真通過
上傳時(shí)間: 2014-01-03
上傳用戶:heart520beat
資源簡(jiǎn)介:這是我用verilog hdl語(yǔ)言寫的浮點(diǎn)乘法器,用的是基4的booth算法,對(duì)于部分積使用了5-2壓縮和3-2壓縮,歡迎大家指點(diǎn),也歡迎大家把它改成流水線以提高速度.
上傳時(shí)間: 2013-11-29
上傳用戶:jjj0202
資源簡(jiǎn)介:浮點(diǎn)加減運(yùn)算的后規(guī)格化VHDL程序源代碼,很不錯(cuò),希望對(duì)大家有用
上傳時(shí)間: 2016-12-27
上傳用戶:sxdtlqqjl
資源簡(jiǎn)介:新型的浮點(diǎn)乘法器 用csa來(lái)實(shí)現(xiàn)可以用在浮點(diǎn)乘法器的地方
上傳時(shí)間: 2016-12-27
上傳用戶:wff
資源簡(jiǎn)介:一個(gè)32位元的浮點(diǎn)數(shù)加法器,可將兩IEEE 754格式內(nèi)的值進(jìn)行相加
上傳時(shí)間: 2013-12-23
上傳用戶:四只眼
資源簡(jiǎn)介:在很多高精度計(jì)算場(chǎng)合需要采用浮點(diǎn)運(yùn)算。過去用門電路進(jìn)行各種運(yùn)算通常為定點(diǎn)運(yùn)算,但其計(jì)算精度有限。隨著現(xiàn)場(chǎng)可編程門陣(FPGA)的迅速發(fā)展,可以采用FPGA實(shí)現(xiàn)浮點(diǎn)運(yùn)算。 本文首先介紹定點(diǎn)數(shù)和浮點(diǎn)數(shù)的格式,完成基于FPGA的幾種常用浮點(diǎn)運(yùn)算器的VHDL設(shè)計(jì),...
上傳時(shí)間: 2013-05-20
上傳用戶:hechao3225
資源簡(jiǎn)介:高效結(jié)構(gòu)的多輸入浮點(diǎn)乘法器在FPGA上的實(shí)現(xiàn)
上傳時(shí)間: 2013-11-28
上傳用戶:sammi
資源簡(jiǎn)介:研究實(shí)現(xiàn)MUSIC算法的DSP+FPGA、浮點(diǎn)運(yùn)算與定點(diǎn)運(yùn)算混合的硬件設(shè)計(jì)方案。\\r\\n
上傳時(shí)間: 2013-08-08
上傳用戶:wsq921779565
資源簡(jiǎn)介:浮點(diǎn)運(yùn)算器的核心運(yùn)算部件是浮點(diǎn)加法器,它是實(shí)現(xiàn)浮點(diǎn)指令各種運(yùn)算的基礎(chǔ),其設(shè)計(jì)優(yōu)化對(duì)于提高浮點(diǎn)運(yùn)算的速度和精度相當(dāng)關(guān)鍵。文章從浮點(diǎn)加法器算法和電路實(shí)現(xiàn)的角度給出設(shè)計(jì)方法,通過VHDL語(yǔ)言在QuartusII中進(jìn)行設(shè)計(jì)和驗(yàn)證,此加法器通過狀態(tài)機(jī)控制運(yùn)算,有...
上傳時(shí)間: 2014-01-19
上傳用戶:xauthu
資源簡(jiǎn)介:利用FPGA實(shí)現(xiàn)浮點(diǎn)運(yùn)算的verilog代碼 希望能夠給需要做這方面研究的同仁有所幫助
上傳時(shí)間: 2013-12-22
上傳用戶:gyq
資源簡(jiǎn)介:經(jīng)典的浮點(diǎn)運(yùn)算VHDL源代碼,是FPGA開發(fā)和VHDL學(xué)習(xí)的好資料!
上傳時(shí)間: 2016-01-02
上傳用戶:lhw888
資源簡(jiǎn)介:ieee公布的標(biāo)準(zhǔn)8位浮點(diǎn)乘法器,可綜合。采用標(biāo)準(zhǔn)算法。
上傳時(shí)間: 2013-12-26
上傳用戶:dave520l
資源簡(jiǎn)介:32位浮點(diǎn)乘法器的設(shè)計(jì),講的挺好的,供參考啊
上傳時(shí)間: 2013-11-28
上傳用戶:manking0408
資源簡(jiǎn)介:關(guān)于在FPGA或CPLD鎖相環(huán)PLL原理與應(yīng)用,介紹用FPGA的分頻技術(shù).
上傳時(shí)間: 2016-05-12
上傳用戶:edisonfather
資源簡(jiǎn)介:研究實(shí)現(xiàn)MUSIC算法的DSP+FPGA、浮點(diǎn)運(yùn)算與定點(diǎn)運(yùn)算混合的硬件設(shè)計(jì)方案。
上傳時(shí)間: 2014-07-04
上傳用戶:lacsx
資源簡(jiǎn)介:32位元浮點(diǎn)數(shù)加法器,用于以VHDL編寫的32位元CPU
上傳時(shí)間: 2014-12-19
上傳用戶:壞天使kk
資源簡(jiǎn)介:基于FPGA的1024點(diǎn)流水線工作方式的FFT實(shí)現(xiàn),適合FPGA的技術(shù)人員做信號(hào)處理參考
上傳時(shí)間: 2013-08-06
上傳用戶:netwolf
資源簡(jiǎn)介:關(guān)于FPGA的代碼,可以參考的看看,也許有幫助
上傳時(shí)間: 2013-08-07
上傳用戶:hoperingcong
資源簡(jiǎn)介:詳細(xì)介紹了FPGA的工作原理,以及如何使用,簡(jiǎn)單易學(xué),功能強(qiáng)大
上傳時(shí)間: 2013-08-07
上傳用戶:xinyuzhiqiwuwu
資源簡(jiǎn)介:關(guān)于FPGA的一些入門資料,對(duì)大家或許有幫助
上傳時(shí)間: 2013-08-11
上傳用戶:BIBI
資源簡(jiǎn)介:相關(guān)于FPGA的vga顯示的控制,包括模塊,設(shè)計(jì)思路,方案等重要代碼
上傳時(shí)間: 2013-08-11
上傳用戶:青春給了作業(yè)95
資源簡(jiǎn)介:詳細(xì)介紹了FPGA的設(shè)計(jì)的指導(dǎo)性原則,F(xiàn)PGA的設(shè)計(jì)的具體準(zhǔn)則,F(xiàn)PGA設(shè)計(jì)中的常見疑問,用FPGA的不可不看!
上傳時(shí)間: 2013-08-16
上傳用戶:lunshaomo