相 關(guān) 資 源

• 一個用verilog實現(xiàn)的fpga上的uart接口模塊免費下載

  資源簡介：一個用verilog實現(xiàn)的fpga上的uart接口模塊，包括測試模塊和實體，并實現(xiàn)了輸出接口和狀態(tài)接口。

  標(biāo)簽： verilog fpga uart 接口模塊

  上傳時間： 2014-07-19

  上傳用戶：gengxiaochao

• 用verilog實現(xiàn)基于fpga的通用分頻器免費下載

  資源簡介：用verilog實現(xiàn)基于fpga的通用分頻器

  標(biāo)簽： verilog fpga 分頻器

  上傳時間： 2013-08-30

  上傳用戶：xingyuewubian

• 用JAVA實現(xiàn)控制面板上的字體特性 比如:控制字體大小,控制字體顏色.當(dāng)然讀者可以自己再依此補充 這是課后的一個習(xí)題的答案免費下載

  資源簡介：用JAVA實現(xiàn)控制面板上的字體特性 比如:控制字體大小,控制字體顏色.當(dāng)然讀者可以自己再依此補充 這是課后的一個習(xí)題的答案

  標(biāo)簽： JAVA 控制 字體 面板

  上傳時間： 2013-12-23

  上傳用戶：lxm

• 用verilog實現(xiàn)基于fpga的通用分頻器免費下載

  資源簡介：用verilog實現(xiàn)基于fpga的通用分頻器

  標(biāo)簽： verilog fpga 分頻器

  上傳時間： 2015-08-20

  上傳用戶：songrui

• 這是我下的一個用verilog實現(xiàn)的除法代碼免費下載

  資源簡介：這是我下的一個用verilog實現(xiàn)的除法代碼

  標(biāo)簽： verilog 除法 代碼

  上傳時間： 2015-10-01

  上傳用戶：zhuoying119

• 這是一個用verilog實現(xiàn)的除法器代碼。免費下載

  資源簡介：這是一個用verilog實現(xiàn)的除法器代碼。

  標(biāo)簽： verilog 除法器 代碼

  上傳時間： 2013-12-28

  上傳用戶：wmwai1314

• 一個用VC實現(xiàn)對XML編譯的源碼。在VC6中開發(fā)。MSXML為4.0版免費下載

  資源簡介：一個用VC實現(xiàn)對XML編譯的源碼。在VC6中開發(fā)。MSXML為4.0版，在微軟網(wǎng)上可以下到，是免費的。有問題聯(lián)系nomygod163@163.com

  標(biāo)簽： MSXML XML VC6 4.0

  上傳時間： 2013-12-31

  上傳用戶：cx111111

• 一個用JAVA實現(xiàn)生成PDF文件的例子。免費下載

  資源簡介：一個用JAVA實現(xiàn)生成PDF文件的例子。

  標(biāo)簽： JAVA

  上傳時間： 2015-12-15

  上傳用戶：曹云鵬

• 用java實現(xiàn)了數(shù)學(xué)上的排列組合問題免費下載

  資源簡介：用java實現(xiàn)了數(shù)學(xué)上的排列組合問題，包括Cmn,Pmn,Pnn三種排列組合的情況

  標(biāo)簽： java 組合

  上傳時間： 2016-01-24

  上傳用戶：佳期如夢

• 這是一個用來實現(xiàn)自動報站的程序,愿意的來下載吧!免費下載

  資源簡介：這是一個用來實現(xiàn)自動報站的程序,愿意的來下載吧!

  標(biāo)簽： 自動報站 程序

  上傳時間： 2016-07-12

  上傳用戶：lps11188

• 這是一個用Flash實現(xiàn)飄雪效果的程序！免費下載

  資源簡介：這是一個用Flash實現(xiàn)飄雪效果的程序！

  標(biāo)簽： Flash 程序

  上傳時間： 2017-04-11

  上傳用戶：yulg

• 這是用pci-wishbone核和16450串口核在xilinx的fpga上實現(xiàn)的串口程序免費下載

  資源簡介：這是用pci-wishbone核和16450串口核在xilinx的fpga上實現(xiàn)的串口程序，用verilog實現(xiàn)，ise7.1，不知道這里可不可以上傳硬件的程序~

  標(biāo)簽： pci-wishbone xilinx 16450 fpga

  上傳時間： 2015-09-19

  上傳用戶：風(fēng)之驕子

• 一個用verilog語言實現(xiàn)的包含：鍵盤掃描免費下載

  資源簡介：一個用verilog語言實現(xiàn)的包含：鍵盤掃描，led驅(qū)動、vga視頻輸出的例子。功能為用鍵盤控制一個方塊的顯示位置。需要有fpga板子支持。

  標(biāo)簽： verilog 語言 鍵盤掃描

  上傳時間： 2014-01-10

  上傳用戶：pompey

• OFDM基帶調(diào)制系統(tǒng)在fpga上的實現(xiàn)免費下載

  資源簡介：本文著重研究了OFDM調(diào)制解調(diào)技術(shù)在fpga上的實現(xiàn)。全文內(nèi)容安排如下：　　第一章介紹了PLD(可編程邏輯器件)和OFDM(正交頻分復(fù)用)技術(shù)的發(fā)展歷史?！　〉诙陆榻B了PLD的分類、工藝和結(jié)構(gòu)特點，以及fpga的開發(fā)環(huán)境、開發(fā)流程和verilog語言的特點。　　第三章就O...

  標(biāo)簽： OFDM fpga 基帶 調(diào)制系統(tǒng)

  上傳時間： 2013-08-05

  上傳用戶：躍躍，，

• 本人親手實現(xiàn)且用在一商用產(chǎn)品上的一個簡單的ppp協(xié)議免費下載

  資源簡介：本人親手實現(xiàn)且用在一商用產(chǎn)品上的一個簡單的ppp協(xié)議，針對Arm7TDMI

  標(biāo)簽： ppp 商 協(xié)議

  上傳時間： 2015-02-24

  上傳用戶：tyler

• 用verilog編寫在FLEX10K上實現(xiàn)的簡易CPU免費下載

  資源簡介：用verilog編寫在FLEX10K上實現(xiàn)的簡易CPU

  標(biāo)簽： verilog FLEX 10K CPU

  上傳時間： 2015-03-09

  上傳用戶：vodssv

• 用verilog實現(xiàn)的四乘四鍵盤程序,在Quartus II上編譯通過并成功免費下載

  資源簡介：用verilog實現(xiàn)的四乘四鍵盤程序,在Quartus II上編譯通過并成功

  標(biāo)簽： verilog Quartus 鍵盤程序 編譯

  上傳時間： 2015-05-13

  上傳用戶：ruan2570406

• 此代碼是用verilog實現(xiàn)的以太網(wǎng)接口,在此基礎(chǔ)上做修改,可以作為一般的以太網(wǎng)接口程序開發(fā).免費下載

  資源簡介：此代碼是用verilog實現(xiàn)的以太網(wǎng)接口,在此基礎(chǔ)上做修改,可以作為一般的以太網(wǎng)接口程序開發(fā).

  標(biāo)簽： verilog 以太網(wǎng)接口 代碼 修改

  上傳時間： 2014-01-20

  上傳用戶：zhichenglu

• 用C51實現(xiàn)的拼音輸入法,這是改寫的網(wǎng)友 embuffalo、獨步上載在www.21ic.com自由發(fā)布區(qū)的由張凱原作的51上的拼音輸入法程序。 原作使用了一個二維數(shù)組用以查表免費下載

  資源簡介：用C51實現(xiàn)的拼音輸入法,這是改寫的網(wǎng)友 embuffalo、獨步上載在www.21ic.com自由發(fā)布區(qū)的由張凱原作的51上的拼音輸入法程序。 原作使用了一個二維數(shù)組用以查表，我認為這樣比較的浪費空間，而且每個字表的索引地址要手工輸入，效率不高。所以我用結(jié)構(gòu)體將其...

  標(biāo)簽： embuffalo C51 com www

  上傳時間： 2014-01-26

  上傳用戶：semi1981

• fpga上的verilog語言編程。通過查找表實現(xiàn)直接數(shù)字頻率合成。在主控部分通過鍵盤選擇正弦波免費下載

  資源簡介：fpga上的verilog語言編程。通過查找表實現(xiàn)直接數(shù)字頻率合成。在主控部分通過鍵盤選擇正弦波，方波，三角波，斜波，以及四種波形的任意兩種的疊加，以及四種波形的疊加；通過控制頻率控制字C的大小，以控制輸出波形頻率，實現(xiàn)1Hz的微調(diào)；通過地址變換實現(xiàn)波形...

  標(biāo)簽： verilog fpga 語言編程 查找表

  上傳時間： 2015-09-27

  上傳用戶：songrui

• 用verilog實現(xiàn)了一個數(shù)字秒表的設(shè)計免費下載

  資源簡介：用verilog實現(xiàn)了一個數(shù)字秒表的設(shè)計

  標(biāo)簽： verilog 數(shù)字秒表

  上傳時間： 2015-11-15

  上傳用戶：小眼睛LSL

• 用verilog實現(xiàn)的電子日歷程序,在Quartus II上編譯通過并成功實現(xiàn)免費下載

  資源簡介：用verilog實現(xiàn)的電子日歷程序,在Quartus II上編譯通過并成功實現(xiàn)

  標(biāo)簽： verilog Quartus 電子日歷 程序

  上傳時間： 2014-01-08

  上傳用戶：fhzm5658

• 用verilog實現(xiàn)的記時器程序,在Quartus II上編譯通過并成功運行免費下載

  資源簡介：用verilog實現(xiàn)的記時器程序,在Quartus II上編譯通過并成功運行

  標(biāo)簽： verilog Quartus 時器 程序

  上傳時間： 2013-12-17

  上傳用戶：GHF

• 用verilog實現(xiàn)的搶答器程序,在Quartus II上編譯通過并成功運行免費下載

  資源簡介：用verilog實現(xiàn)的搶答器程序,在Quartus II上編譯通過并成功運行

  標(biāo)簽： verilog Quartus 搶答器 程序

  上傳時間： 2014-01-14

  上傳用戶：sunjet

• 用最少的CPLD資源,用verilog在QuartusII7.1上實現(xiàn)的1280分頻.免費下載

  資源簡介：用最少的CPLD資源,用verilog在QuartusII7.1上實現(xiàn)的1280分頻.

  標(biāo)簽： QuartusII verilog CPLD 1280

  上傳時間： 2016-03-18

  上傳用戶：253189838

• 以靜態(tài)化的地址來訪問動態(tài)頁面 我曾經(jīng)上傳個一個用servlet實現(xiàn)的,用servlet實現(xiàn)的不好和struts整合 所以我有開發(fā)另外一個用過濾器Filter實現(xiàn)的小框架以便于和struts整合免費下載

  資源簡介：以靜態(tài)化的地址來訪問動態(tài)頁面 我曾經(jīng)上傳個一個用servlet實現(xiàn)的,用servlet實現(xiàn)的不好和struts整合 所以我有開發(fā)另外一個用過濾器Filter實現(xiàn)的小框架以便于和struts整合 如: http://localhost:8080/index.jsp?param1=第一個參數(shù)&param2=第二個參數(shù)&para...

  標(biāo)簽： servlet struts Filter 地址

  上傳時間： 2014-09-02

  上傳用戶：cooran

• fpga verilog 用DCFIFO實現(xiàn) 跨時鐘域的數(shù)據(jù)傳輸免費下載

  資源簡介：fpga verilog 用DCFIFO實現(xiàn) 跨時鐘域的數(shù)據(jù)傳輸，已驗證，直接可用

  標(biāo)簽： verilog DCFIFO fpga 時鐘域

  上傳時間： 2014-01-07

  上傳用戶：jichenxi0730

• 用verilog語言在fpga內(nèi)實現(xiàn)一256個采樣點的正弦波免費下載

  資源簡介：用verilog語言在fpga內(nèi)實現(xiàn)一256個采樣點的正弦波，已嘗試，挺好用的~~~

  標(biāo)簽： verilog fpga 256 語言

  上傳時間： 2017-03-18

  上傳用戶：685

• 用verilog實現(xiàn)的數(shù)字跑表免費下載

  資源簡介：用verilog實現(xiàn)的數(shù)字跑表，下載到fpga開發(fā)板上驗證通過。下載后從新分配引腳即可用。

  標(biāo)簽： verilog 數(shù)字跑表

  上傳時間： 2014-01-13

  上傳用戶：頂?shù)弥?/p>

• 運行在fpga上的verilog程序(實現(xiàn)對ADC的控制)...免費下載

  資源簡介：運行在fpga上的verilog程序(實現(xiàn)對ADC的控制)...

  標(biāo)簽： verilog fpga ADC 運行

  上傳時間： 2013-12-28

  上傳用戶：wyc199288