FPGA VERILOG 用DCFIFO實現 跨時鐘域的數據傳輸，已驗證，直接可用
標簽： VERILOG DCFIFO FPGA 時鐘域
上傳時間： 2014-01-07
上傳用戶：jichenxi0730
alteral FPGA VERILOG 利用 ROM DCFIFO 和RAM 實現高速到低速時鐘域的數據傳輸 ，值得學習。
標簽： alteral VERILOG DCFIFO FPGA
上傳時間： 2013-12-26
上傳用戶：lepoke
蟲蟲下載站版權所有 京ICP備2021023401號-1
