相 關(guān) 資 源

• Verilog HDL語言的PPT教程。包括簡介、邏輯概念、語法和示例。免費(fèi)下載

  資源簡介：Verilog HDL語言的PPT教程。包括簡介、邏輯概念、語法和示例。

  標(biāo)簽： Verilog HDL 語言

  上傳時(shí)間： 2013-12-08

  上傳用戶：liglechongchong

• 這是華為使用的內(nèi)部培訓(xùn)教程！ 本文主要介紹了Verilog HDL 語言的一些基本知識(shí)免費(fèi)下載

  資源簡介：這是華為使用的內(nèi)部培訓(xùn)教程！ 本文主要介紹了Verilog HDL 語言的一些基本知識(shí)，目的是使初學(xué)者能夠迅速掌 HDL 設(shè)計(jì)方法，初步了解并掌握Verilog HDL語言的基本要素，能夠讀懂簡單的設(shè)計(jì)代碼并 夠進(jìn)行一些簡單設(shè)計(jì)的Verilog HDL建模。

  標(biāo)簽： Verilog HDL 華為 培訓(xùn)教程

  上傳時(shí)間： 2016-05-20

  上傳用戶：it男一枚

• 本文介紹Verilog HDL語言的發(fā)展歷史和它的主要能力。并對各種使用進(jìn)行詳細(xì)講解。免費(fèi)下載

  資源簡介：本文介紹Verilog HDL語言的發(fā)展歷史和它的主要能力。并對各種使用進(jìn)行詳細(xì)講解。

  標(biāo)簽： Verilog HDL 語言 發(fā)展

  上傳時(shí)間： 2017-04-04

  上傳用戶：s363994250

• 基于Verilog HDL語言的FPGA源程序免費(fèi)下載

  資源簡介：本原碼是基于Verilog HDL語言的FPGA原程序，主要用于測頻率，特點(diǎn)主要是可以更快地測頻。實(shí)時(shí)性更高。

  標(biāo)簽： Verilog FPGA HDL 語言

  上傳時(shí)間： 2013-09-01

  上傳用戶：1417818867

• 本原碼是基于Verilog HDL語言的FPGA原程序免費(fèi)下載

  資源簡介：本原碼是基于Verilog HDL語言的FPGA原程序，主要用于測頻率，特點(diǎn)主要是可以更快地測頻。實(shí)時(shí)性更高。

  標(biāo)簽： Verilog FPGA HDL 語言

  上傳時(shí)間： 2015-08-04

  上傳用戶：15071087253

• 這是一個(gè)Verilog HDL 語言的例子免費(fèi)下載

  資源簡介：這是一個(gè)Verilog HDL 語言的例子，在CPLD器件EPM240上實(shí)現(xiàn)了 RS232協(xié)議、按鍵處理、LED數(shù)碼管顯示和每秒加1數(shù)碼顯示。使用quartus ii 7.0 以上打開.

  標(biāo)簽： Verilog HDL 語言

  上傳時(shí)間： 2017-03-06

  上傳用戶：lizhen9880

• HDL 編碼風(fēng)格與編碼指導(dǎo),介紹了詳細(xì)的vHDL和Verilog HDL語言的編程風(fēng)格免費(fèi)下載

  資源簡介：HDL 編碼風(fēng)格與編碼指導(dǎo),介紹了詳細(xì)的vHDL和Verilog HDL語言的編程風(fēng)格

  標(biāo)簽： Verilog vHDL HDL HDL

  上傳時(shí)間： 2014-01-05

  上傳用戶：古谷仁美

• 小例子,關(guān)于Verilog HDL語言的一些小練習(xí),可供參考.免費(fèi)下載

  資源簡介：小例子,關(guān)于Verilog HDL語言的一些小練習(xí),可供參考.

  標(biāo)簽： Verilog HDL 語言

  上傳時(shí)間： 2016-04-18

  上傳用戶：youlongjian0

• 小例子,關(guān)于Verilog HDL語言的一些小練習(xí),可供初學(xué)者進(jìn)行參考.免費(fèi)下載

  資源簡介：小例子,關(guān)于Verilog HDL語言的一些小練習(xí),可供初學(xué)者進(jìn)行參考.

  標(biāo)簽： Verilog HDL 語言 初學(xué)者

  上傳時(shí)間： 2016-04-18

  上傳用戶：英雄

• 小例子,關(guān)于Verilog HDL語言的一些小練習(xí),可供初學(xué)者進(jìn)行參考.免費(fèi)下載

  資源簡介：小例子,關(guān)于Verilog HDL語言的一些小練習(xí),可供初學(xué)者進(jìn)行參考.

  標(biāo)簽： Verilog HDL 語言 初學(xué)者

  上傳時(shí)間： 2013-12-05

  上傳用戶：xymbian

• 小例子,關(guān)于Verilog HDL語言的一些小練習(xí),可供初學(xué)者進(jìn)行參考.免費(fèi)下載

  資源簡介：小例子,關(guān)于Verilog HDL語言的一些小練習(xí),可供初學(xué)者進(jìn)行參考.

  標(biāo)簽： Verilog HDL 語言 初學(xué)者

  上傳時(shí)間： 2013-12-22

  上傳用戶：2525775

• 小例子,關(guān)于Verilog HDL語言的一些小練習(xí),可供初學(xué)者進(jìn)行參考.免費(fèi)下載

  資源簡介：小例子,關(guān)于Verilog HDL語言的一些小練習(xí),可供初學(xué)者進(jìn)行參考.

  標(biāo)簽： Verilog HDL 語言 初學(xué)者

  上傳時(shí)間： 2016-04-18

  上傳用戶：yepeng139

• Verilog HDL語言的常用除法器設(shè)計(jì)免費(fèi)下載

  資源簡介：Verilog HDL語言的常用除法器設(shè)計(jì)，可使用modelsim進(jìn)行仿真

  標(biāo)簽： Verilog HDL 語言 除法器

  上傳時(shí)間： 2013-12-17

  上傳用戶：Zxcvbnm

• vHDL語言 和Verilog HDL語言的測試程序編寫免費(fèi)下載

  資源簡介：vHDL語言 和Verilog HDL語言的測試程序編寫

  標(biāo)簽： Verilog vHDL HDL 語言

  上傳時(shí)間： 2014-01-21

  上傳用戶：270189020

• 基于Verilog-HDL語言的時(shí)鐘設(shè)計(jì)免費(fèi)下載

  資源簡介：基于Verilog-HDL語言的時(shí)鐘設(shè)計(jì)這是一份非常不錯(cuò)的資料，歡迎下載，希望對您有幫助！

  標(biāo)簽： Verilog HDL

  上傳時(shí)間： 2021-12-20

  上傳用戶：

• 基于Verilog HDL語言的FPGA設(shè)計(jì)免費(fèi)下載

  資源簡介：采用 Verilog HDL 語言在Altera 公司的FPGA 芯片上實(shí)現(xiàn)了RISC_CPU 的關(guān)鍵部件狀態(tài)控制器的設(shè)計(jì),以及在與其它各種數(shù)字邏輯設(shè)計(jì)方法的比較下,顯示出使用Verilog

  標(biāo)簽： Verilog FPGA HDL 語言

  上傳時(shí)間： 2013-07-06

  上傳用戶：也一樣請求

• Verilog HDL語言編寫的5分頻電路。采用兩路時(shí)鐘相邏輯作用產(chǎn)生。免費(fèi)下載

  資源簡介：Verilog HDL語言編寫的5分頻電路。采用兩路時(shí)鐘相邏輯作用產(chǎn)生。

  標(biāo)簽： Verilog HDL 語言 編寫

  上傳時(shí)間： 2015-07-18

  上傳用戶：yulg

• 是幾個(gè)用Verilog HDL語言編寫的源代碼（里面包括實(shí)現(xiàn)濾波器等）免費(fèi)下載

  資源簡介：是幾個(gè)用Verilog HDL語言編寫的源代碼（里面包括實(shí)現(xiàn)濾波器等），對想學(xué)習(xí)這個(gè)語言的朋友很有幫助！

  標(biāo)簽： Verilog HDL 語言 編寫

  上傳時(shí)間： 2016-05-22

  上傳用戶：ouyangtongze

• 這是一個(gè)用Verilog HDL語言編寫的交通燈程序。可以用Quartus II運(yùn)行。免費(fèi)下載

  資源簡介：這是一個(gè)用Verilog HDL語言編寫的交通燈程序。可以用Quartus II運(yùn)行。

  標(biāo)簽： Verilog Quartus HDL 語言

  上傳時(shí)間： 2014-01-13

  上傳用戶：tonyshao

• OFDM系統(tǒng)中FFT的Verilog HDL 語言實(shí)現(xiàn)。免費(fèi)下載

  資源簡介：OFDM系統(tǒng)中FFT的Verilog HDL 語言實(shí)現(xiàn)。

  標(biāo)簽： Verilog OFDM FFT HDL

  上傳時(shí)間： 2017-01-18

  上傳用戶：wcl168881111111

• 數(shù)字電子鐘的Verilog HDL語言描述。免費(fèi)下載

  資源簡介：數(shù)字電子鐘的Verilog HDL語言描述。

  標(biāo)簽： Verilog HDL 數(shù)字電子鐘 語言

  上傳時(shí)間： 2014-01-12

  上傳用戶：shawvi

• 用Verilog HDL語言編寫的交通燈程序免費(fèi)下載

  資源簡介：這是一個(gè)用Verilog HDL語言編寫的交通燈程序。可以用Quartus II運(yùn)行。

  標(biāo)簽： Verilog HDL 語言 編寫

  上傳時(shí)間： 2013-08-19

  上傳用戶：alex wang

• Verilog HDL教程135例:Verilog HDL語言類似于C語言免費(fèi)下載

  資源簡介：Verilog HDL教程135例:Verilog HDL語言類似于C語言，便于學(xué)習(xí)。本文檔帶有源代碼，3-6章

  標(biāo)簽： Verilog HDL 135 C語言

  上傳時(shí)間： 2013-12-12

  上傳用戶：rocketrevenge

• Verilog HDL教程135例:Verilog HDL語言類似于C語言免費(fèi)下載

  資源簡介：Verilog HDL教程135例:Verilog HDL語言類似于C語言，便于學(xué)習(xí)。本文檔帶有源代碼，7-8章

  標(biāo)簽： Verilog HDL 135 C語言

  上傳時(shí)間： 2013-12-09

  上傳用戶：cuiyashuo

• Verilog HDL教程135例:Verilog HDL語言類似于C語言免費(fèi)下載

  資源簡介：Verilog HDL教程135例:Verilog HDL語言類似于C語言，便于學(xué)習(xí)。本文檔帶有源代碼，9-10章

  標(biāo)簽： Verilog HDL 135 C語言

  上傳時(shí)間： 2013-12-26

  上傳用戶：qb1993225

• Verilog HDL教程135例:Verilog HDL語言類似于C語言免費(fèi)下載

  資源簡介：Verilog HDL教程135例:Verilog HDL語言類似于C語言，便于學(xué)習(xí)。本文檔帶有源代碼，11-12章

  標(biāo)簽： Verilog HDL 135 C語言

  上傳時(shí)間： 2015-03-24

  上傳用戶：zhaoq123

• 采用Verilog HDL語言編寫的多功能數(shù)字鐘免費(fèi)下載

  資源簡介：采用Verilog HDL語言編寫的多功能數(shù)字鐘，包括四個(gè)功能：時(shí)間顯示與設(shè)置、秒表、鬧鐘、日期顯示與設(shè)置，源代碼對FPGA和CPLD學(xué)習(xí)者價(jià)值很高，

  標(biāo)簽： Verilog HDL 語言 編寫

  上傳時(shí)間： 2016-03-21

  上傳用戶：270189020

• 采用Verilog HDL語言編寫的實(shí)用電梯控制器免費(fèi)下載

  資源簡介：采用Verilog HDL語言編寫的實(shí)用電梯控制器，這是一個(gè)在實(shí)驗(yàn)室里模擬的項(xiàng)目，分為主控制器與分控制器，主控制器完成運(yùn)行方向、顯示樓層、關(guān)開電梯門、與分控制器通訊等功能；分控制器是在每一層的設(shè)備，實(shí)現(xiàn)顯示電梯當(dāng)前所在樓層、接收乘客上升下降要求等功能...

  標(biāo)簽： Verilog HDL 語言 編寫

  上傳時(shí)間： 2014-01-23

  上傳用戶：日光微瀾

• 有實(shí)驗(yàn)結(jié)果,用MOSIN6編寫的,是Verilog HDL語言實(shí)現(xiàn)的. 練習(xí)三 利用條件語句實(shí)現(xiàn)計(jì)數(shù)分頻時(shí)序電路 實(shí)驗(yàn)?zāi)康模? 1. 掌握條件語句在簡單時(shí)序模塊設(shè)計(jì)中的使用； 2. 學(xué)習(xí)在Ver免費(fèi)下載

  資源簡介：有實(shí)驗(yàn)結(jié)果,用MOSIN6編寫的,是Verilog HDL語言實(shí)現(xiàn)的. 練習(xí)三 利用條件語句實(shí)現(xiàn)計(jì)數(shù)分頻時(shí)序電路 實(shí)驗(yàn)?zāi)康模? 1. 掌握條件語句在簡單時(shí)序模塊設(shè)計(jì)中的使用； 2. 學(xué)習(xí)在Verilog模塊中應(yīng)用計(jì)數(shù)器； 3. 學(xué)習(xí)測試模塊的編寫、綜合和不同層次的仿真。 練習(xí)四 ...

  標(biāo)簽： Verilog MOSIN6 HDL Ver

  上傳時(shí)間： 2016-11-19

  上傳用戶：mhp0114

• 用Verilog HDL語言編寫的家用空調(diào)溫度控制器免費(fèi)下載

  資源簡介：用Verilog HDL語言編寫的家用空調(diào)溫度控制器，可實(shí)現(xiàn)手動(dòng)，自動(dòng)控制兩種模式，并可實(shí)現(xiàn)報(bào)警功能。

  標(biāo)簽： Verilog HDL 語言 編寫

  上傳時(shí)間： 2013-12-24

  上傳用戶：894898248