本原碼是基于Verilog HDL語言的FPGA原程序,主要用于測頻率,特點(diǎn)主要是可以更快地測頻。實(shí)時性更高。
資源簡介:本原碼是基于Verilog HDL語言的FPGA原程序,主要用于測頻率,特點(diǎn)主要是可以更快地測頻。實(shí)時性更高。
上傳時間: 2015-08-04
上傳用戶:15071087253
資源簡介:本原碼是基于Verilog HDL語言的FPGA原程序,主要用于測頻率,特點(diǎn)主要是可以更快地測頻。實(shí)時性更高。
上傳時間: 2013-09-01
上傳用戶:1417818867
資源簡介:本原碼是基于Verilog HDL語言編寫的,實(shí)現(xiàn)了SPI接口設(shè)計,可以應(yīng)用于FPGA,實(shí)現(xiàn)SPI協(xié)議的接口設(shè)計.在MAXII編譯成功,用Modelsim SE 6仿真成功.
上傳時間: 2015-08-04
上傳用戶:mikesering
資源簡介:該工程是基于Verilog HDL 語言編寫的幀傳輸協(xié)議HDLC幀的發(fā)送端代碼,會用QUATUSII的人都應(yīng)該知道如何使用,希望能給你帶來幫助
上傳時間: 2014-11-22
上傳用戶:3到15
資源簡介:基于Verilog-HDL語言的時鐘設(shè)計這是一份非常不錯的資料,歡迎下載,希望對您有幫助!
上傳時間: 2021-12-20
上傳用戶:
資源簡介:這是一個Verilog HDL 語言的例子,在CPLD器件EPM240上實(shí)現(xiàn)了 RS232協(xié)議、按鍵處理、LED數(shù)碼管顯示和每秒加1數(shù)碼顯示。使用quartus ii 7.0 以上打開.
上傳時間: 2017-03-06
上傳用戶:lizhen9880
資源簡介:采用 Verilog HDL 語言在Altera 公司的FPGA 芯片上實(shí)現(xiàn)了RISC_CPU 的關(guān)鍵部件狀態(tài)控制器的設(shè)計,以及在與其它各種數(shù)字邏輯設(shè)計方法的比較下,顯示出使用Verilog
上傳時間: 2013-07-06
上傳用戶:也一樣請求
資源簡介:這是華為使用的內(nèi)部培訓(xùn)教程! 本文主要介紹了Verilog HDL 語言的一些基本知識,目的是使初學(xué)者能夠迅速掌 HDL 設(shè)計方法,初步了解并掌握Verilog HDL語言的基本要素,能夠讀懂簡單的設(shè)計代碼并 夠進(jìn)行一些簡單設(shè)計的Verilog HDL建模。
上傳時間: 2016-05-20
上傳用戶:it男一枚
資源簡介:這是一個Verilog HDL編寫的RISC cpu的程序,該程序共10個子程序,實(shí)現(xiàn)了簡單的RISC cpu,可供初學(xué)者參考,學(xué)習(xí)硬件描述語言,及設(shè)計方法。該程序通過了modelsim仿真驗(yàn)證。
上傳時間: 2015-03-26
上傳用戶:qiao8960
資源簡介:HDL 編碼風(fēng)格與編碼指導(dǎo),介紹了詳細(xì)的vHDL和Verilog HDL語言的編程風(fēng)格
上傳時間: 2014-01-05
上傳用戶:古谷仁美
資源簡介:本源碼是基于TMS320F240 EVM編寫的正弦波生成程序。利用分段線形插值法產(chǎn)生正弦波,輸出波形較好,頻率和幅值可調(diào),
上傳時間: 2014-01-08
上傳用戶:gxmm
資源簡介:一個用于模糊聚類的算法。源碼是基于VC平臺下的Win32 console application
上傳時間: 2014-11-24
上傳用戶:ouyangtongze
資源簡介:此源碼是基于大唐微電子的DSP芯片ZSP的串口程序,有測試數(shù)據(jù)
上傳時間: 2015-09-21
上傳用戶:極客
資源簡介:Verilog HDL語言在FPGA實(shí)現(xiàn)中的存儲器的使用詳細(xì)說明
上傳時間: 2014-10-14
上傳用戶:litianchu
資源簡介:基于Verilog HDL設(shè)計的多功能數(shù)字鐘,有興趣的
上傳時間: 2013-11-26
上傳用戶:宋桃子
資源簡介:Verilog HDL語言的PPT教程。包括簡介、邏輯概念、語法和示例。
上傳時間: 2013-12-08
上傳用戶:liglechongchong
資源簡介:小例子,關(guān)于Verilog HDL語言的一些小練習(xí),可供參考.
上傳時間: 2016-04-18
上傳用戶:youlongjian0
資源簡介:小例子,關(guān)于Verilog HDL語言的一些小練習(xí),可供初學(xué)者進(jìn)行參考.
上傳時間: 2016-04-18
上傳用戶:英雄
資源簡介:小例子,關(guān)于Verilog HDL語言的一些小練習(xí),可供初學(xué)者進(jìn)行參考.
上傳時間: 2013-12-05
上傳用戶:xymbian
資源簡介:小例子,關(guān)于Verilog HDL語言的一些小練習(xí),可供初學(xué)者進(jìn)行參考.
上傳時間: 2013-12-22
上傳用戶:2525775
資源簡介:小例子,關(guān)于Verilog HDL語言的一些小練習(xí),可供初學(xué)者進(jìn)行參考.
上傳時間: 2016-04-18
上傳用戶:yepeng139
資源簡介:這是用Verilog HDL寫的可調(diào)占空比分頻控制器,可以掛在Avalon總線上使用
上傳時間: 2016-11-01
上傳用戶:ddddddos
資源簡介:Verilog HDL語言的常用除法器設(shè)計,可使用modelsim進(jìn)行仿真
上傳時間: 2013-12-17
上傳用戶:Zxcvbnm
資源簡介:vHDL語言 和Verilog HDL語言的測試程序編寫
上傳時間: 2014-01-21
上傳用戶:270189020
資源簡介:本文介紹Verilog HDL語言的發(fā)展歷史和它的主要能力。并對各種使用進(jìn)行詳細(xì)講解。
上傳時間: 2017-04-04
上傳用戶:s363994250
資源簡介:這是基于Pro/Engineer Wildfire的有限元分析程序
上傳時間: 2013-12-26
上傳用戶:懶龍1988
資源簡介:《三江學(xué)院師資管理系統(tǒng)》 核心模塊功能簡介 《三江學(xué)院師資管理系統(tǒng)》是基于B/S架構(gòu)的Web應(yīng)用程序,校園網(wǎng)上任何合法用戶可以直接訪問。一期工程實(shí)現(xiàn)了該系統(tǒng)的核心功能模塊,包括安全認(rèn)證、教師信息維護(hù)、學(xué)科信息維護(hù)、部分報表打印等功能...
上傳時間: 2014-01-09
上傳用戶:獨(dú)孤求源
資源簡介:本程序是基于PXA270開發(fā)板的I2S驅(qū)動程序
上傳時間: 2016-09-01
上傳用戶:tuilp1a
資源簡介:這個程序是基于Windows CE下的按鍵驅(qū)動程序源代碼
上傳時間: 2013-12-11
上傳用戶:我干你啊
資源簡介:本文利用Verilog HDL 語言自頂向下的設(shè)計方法設(shè)計多功能數(shù)字鐘,突出了其作為硬件描述語言的良好的可讀性、可移植性和易理解等優(yōu)點(diǎn),并通過Altera QuartusⅡ 4.1 和ModelSim
上傳時間: 2013-07-21
上傳用戶:ve3344