相 關 資 源

• 基于Verilog-HDL語言的時鐘設計免費下載

  資源簡介：基于Verilog-HDL語言的時鐘設計這是一份非常不錯的資料，歡迎下載，希望對您有幫助！

  標簽： verilog hdl

  上傳時間： 2021-12-20

  上傳用戶：

• 基于verilog hdl語言的FPGA源程序免費下載

  資源簡介：本原碼是基于verilog hdl語言的FPGA原程序，主要用于測頻率，特點主要是可以更快地測頻。實時性更高。

  標簽： Verilog FPGA HDL 語言

  上傳時間： 2013-09-01

  上傳用戶：1417818867

• 本原碼是基于verilog hdl語言的FPGA原程序免費下載

  資源簡介：本原碼是基于verilog hdl語言的FPGA原程序，主要用于測頻率，特點主要是可以更快地測頻。實時性更高。

  標簽： Verilog FPGA HDL 語言

  上傳時間： 2015-08-04

  上傳用戶：15071087253

• 基于verilog hdl語言的FPGA設計免費下載

  資源簡介：采用 verilog hdl 語言在Altera 公司的FPGA 芯片上實現了RISC_CPU 的關鍵部件狀態控制器的設計,以及在與其它各種數字邏輯設計方法的比較下,顯示出使用Verilog

  標簽： Verilog FPGA HDL 語言

  上傳時間： 2013-07-06

  上傳用戶：也一樣請求

• 本原碼是基于verilog hdl語言編寫的免費下載

  資源簡介：本原碼是基于verilog hdl語言編寫的，實現了SPI接口設計，可以應用于FPGA,實現SPI協議的接口設計.在MAXII編譯成功,用Modelsim SE 6仿真成功.

  標簽： Verilog HDL 語言 編寫

  上傳時間： 2015-08-04

  上傳用戶：mikesering

• 該工程是基于verilog hdl 語言編寫的幀傳輸協議HDLC幀的發送端代碼免費下載

  資源簡介：該工程是基于verilog hdl 語言編寫的幀傳輸協議HDLC幀的發送端代碼，會用QUATUSII的人都應該知道如何使用，希望能給你帶來幫助

  標簽： verilog HDLC hdl 幀

  上傳時間： 2014-11-22

  上傳用戶：3到15

• verilog hdl語言的常用除法器設計免費下載

  資源簡介：verilog hdl語言的常用除法器設計，可使用modelsim進行仿真

  標簽： Verilog hdl 語言 除法器

  上傳時間： 2013-12-17

  上傳用戶：Zxcvbnm

• 這是華為使用的內部培訓教程！ 本文主要介紹了verilog hdl 語言的一些基本知識免費下載

  資源簡介：這是華為使用的內部培訓教程！ 本文主要介紹了verilog hdl 語言的一些基本知識，目的是使初學者能夠迅速掌 HDL 設計方法，初步了解并掌握verilog hdl語言的基本要素，能夠讀懂簡單的設計代碼并 夠進行一些簡單設計的verilog hdl建模。

  標簽： Verilog HDL 華為 培訓教程

  上傳時間： 2016-05-20

  上傳用戶：it男一枚

• HDL 編碼風格與編碼指導,介紹了詳細的vhdl和verilog hdl語言的編程風格免費下載

  資源簡介：HDL 編碼風格與編碼指導,介紹了詳細的vhdl和verilog hdl語言的編程風格

  標簽： verilog vhdl HDL hdl

  上傳時間： 2014-01-05

  上傳用戶：古谷仁美

• verilog hdl語言的PPT教程。包括簡介、邏輯概念、語法和示例。免費下載

  資源簡介：verilog hdl語言的PPT教程。包括簡介、邏輯概念、語法和示例。

  標簽： Verilog HDL 語言

  上傳時間： 2013-12-08

  上傳用戶：liglechongchong

• 小例子,關于verilog hdl語言的一些小練習,可供參考.免費下載

  資源簡介：小例子,關于verilog hdl語言的一些小練習,可供參考.

  標簽： Verilog HDL 語言

  上傳時間： 2016-04-18

  上傳用戶：youlongjian0

• 小例子,關于verilog hdl語言的一些小練習,可供初學者進行參考.免費下載

  資源簡介：小例子,關于verilog hdl語言的一些小練習,可供初學者進行參考.

  標簽： Verilog HDL 語言 初學者

  上傳時間： 2016-04-18

  上傳用戶：英雄

• 小例子,關于verilog hdl語言的一些小練習,可供初學者進行參考.免費下載

  資源簡介：小例子,關于verilog hdl語言的一些小練習,可供初學者進行參考.

  標簽： Verilog HDL 語言 初學者

  上傳時間： 2013-12-05

  上傳用戶：xymbian

• 小例子,關于verilog hdl語言的一些小練習,可供初學者進行參考.免費下載

  資源簡介：小例子,關于verilog hdl語言的一些小練習,可供初學者進行參考.

  標簽： Verilog HDL 語言 初學者

  上傳時間： 2013-12-22

  上傳用戶：2525775

• 小例子,關于verilog hdl語言的一些小練習,可供初學者進行參考.免費下載

  資源簡介：小例子,關于verilog hdl語言的一些小練習,可供初學者進行參考.

  標簽： Verilog HDL 語言 初學者

  上傳時間： 2016-04-18

  上傳用戶：yepeng139

• 這是一個verilog hdl 語言的例子免費下載

  資源簡介：這是一個verilog hdl 語言的例子，在CPLD器件EPM240上實現了 RS232協議、按鍵處理、LED數碼管顯示和每秒加1數碼顯示。使用quartus ii 7.0 以上打開.

  標簽： verilog HDL 語言

  上傳時間： 2017-03-06

  上傳用戶：lizhen9880

• vhdl語言 和verilog hdl語言的測試程序編寫免費下載

  資源簡介：vhdl語言 和verilog hdl語言的測試程序編寫

  標簽： verilog vhdl hdl 語言

  上傳時間： 2014-01-21

  上傳用戶：270189020

• 本文介紹verilog hdl語言的發展歷史和它的主要能力。并對各種使用進行詳細講解。免費下載

  資源簡介：本文介紹verilog hdl語言的發展歷史和它的主要能力。并對各種使用進行詳細講解。

  標簽： Verilog HDL 語言 發展

  上傳時間： 2017-04-04

  上傳用戶：s363994250

• 用verilog hdl編寫的秒表設計免費下載

  資源簡介：用verilog hdl編寫的秒表設計，可以實現百分之一秒，十分之一秒，秒，十秒等功能。

  標簽： Verilog HDL 編寫 秒表設計

  上傳時間： 2017-07-09

  上傳用戶：離殤

• 用verilog hdl 寫的時鐘程序免費下載

  資源簡介：用verilog hdl 寫的時鐘程序，在DE2上實現了。

  標簽： verilog HDL 時鐘程序

  上傳時間： 2017-07-11

  上傳用戶：tyler

• 基于Verilog的SRAM讀寫控制免費下載

  資源簡介：基于verilog hdl語言的SRAM讀寫控制

  標簽： Verilog SRAM 讀寫 控制

  上傳時間： 2013-06-07

  上傳用戶：hoperingcong

• 線性調頻脈沖壓縮雷達目標視頻信號免費下載

  資源簡介：雷達信號模擬技術和現代雷達技術的發展息息相關。雷達信號模擬設備可以仿真出各種符合實驗要求的目標信號來，直接注入雷達來對雷達進行試驗，極大的方便了雷達的設計與調試。 本課題主要研究利用FPGA實現線性調頻脈沖壓縮雷達目標信號的模擬。全文的內容如下...

  標簽： 線性 調頻 脈沖壓縮 視頻信號

  上傳時間： 2013-07-13

  上傳用戶：squershop

• 基于verilog hdl設計的多功能數字鐘免費下載

  資源簡介：本文利用verilog hdl 語言自頂向下的設計方法設計多功能數字鐘，突出了其作為硬件描述語言的良好的可讀性、可移植性和易理解等優點，并通過Altera QuartusⅡ 4.1 和ModelSim

  標簽： Verilog HDL 多功能 數字

  上傳時間： 2013-07-21

  上傳用戶：ve3344

• 基于verilog hdl設計的多功能數字鐘免費下載

  資源簡介：本文利用verilog hdl 語言自頂向下的設計方法設計多功能數字鐘，突出了其作為硬件描述語言的良好的可讀性、可移植性和易理解等優點，并通過Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成綜合、仿真。此程序通過下載到FPGA 芯片后，可應用于實際的數字鐘顯示中...

  標簽： Verilog HDL 多功能 數字

  上傳時間： 2013-11-10

  上傳用戶：hz07104032

• verilog hdl語言編寫的5分頻電路。采用兩路時鐘相邏輯作用產生。免費下載

  資源簡介：verilog hdl語言編寫的5分頻電路。采用兩路時鐘相邏輯作用產生。

  標簽： Verilog HDL 語言 編寫

  上傳時間： 2015-07-18

  上傳用戶：yulg

• 基于Verilog-HDL的硬件電路的實現 9.1 簡單的可編程單脈沖發生器 　　9.1.1 由系統功能描述時序關系 　　9.1.2 流程圖的設計 　　9.1.3 系統功能描述 　　免費下載

  資源簡介：基于Verilog-HDL的硬件電路的實現 9.1 簡單的可編程單脈沖發生器 　　9.1.1 由系統功能描述時序關系 　　9.1.2 流程圖的設計 　　9.1.3 系統功能描述 　　9.1.4 邏輯框圖 　　9.1.5 延時模塊的詳細描述及仿真 　　9.1.6 功能模塊Verilog-HDL描述...

  標簽： Verilog-HDL 9.1 功能描述

  上傳時間： 2015-09-16

  上傳用戶：chfanjiang

• 基于Verilog-HDL的硬件電路的實現 9.2 具有LCD顯示單元的可編程單脈沖發生器 　　9.2.1 LCD顯示單元的工作原理 　　9.2.2 顯示邏輯設計的思路與流程 　　9.免費下載

  資源簡介：基于Verilog-HDL的硬件電路的實現 9.2 具有LCD顯示單元的可編程單脈沖發生器 　　9.2.1 LCD顯示單元的工作原理 　　9.2.2 顯示邏輯設計的思路與流程 　　9.2.3 LCD顯示單元的硬件實現 　　9.2.4 可編程單脈沖數據的BCD碼化 　　9.2.5 task的使用...

  標簽： Verilog-HDL LCD 9.2 顯示單元

  上傳時間： 2014-06-23

  上傳用戶：xc216

• 基于Verilog-HDL的硬件電路的實現 9.3 脈沖計數與顯示 　　9.3.1 脈沖計數器的工作原理 　　9.3.2 計數模塊的設計與實現 　　9.3.3 parameter的使用免費下載

  資源簡介：基于Verilog-HDL的硬件電路的實現 9.3 脈沖計數與顯示 　　9.3.1 脈沖計數器的工作原理 　　9.3.2 計數模塊的設計與實現 　　9.3.3 parameter的使用方法 　　9.3.4 repeat循環語句的使用方法 　　9.3.5 系統函數$random的使用方法 　　9.3.6 脈...

  標簽： Verilog-HDL parameter 9.3 硬件電路

  上傳時間： 2013-12-14

  上傳用戶：jeffery

• 基于Verilog-HDL的硬件電路的實現 9.4 脈沖頻率的測量與顯示 　　9.4.1 脈沖頻率的測量原理 　　9.4.2 頻率計的工作原理 　　9.4.3 頻率測量模塊的設計與實現免費下載

  資源簡介：基于Verilog-HDL的硬件電路的實現 9.4 脈沖頻率的測量與顯示 　　9.4.1 脈沖頻率的測量原理 　　9.4.2 頻率計的工作原理 　　9.4.3 頻率測量模塊的設計與實現 　　9.4.4 while循環語句的使用方法 　　9.4.5 門控信號發生模塊的設計與實現 　　9...

  標簽： Verilog-HDL 9.4 脈沖 頻率

  上傳時間： 2013-12-01

  上傳用戶：frank1234

• 基于Verilog-HDL的硬件電路的實現 9.5 脈沖周期的測量與顯示 　　9.5.1 脈沖周期的測量原理 　　9.5.2 周期計的工作原理 　　9.5.3 周期測量模塊的設計與實現免費下載

  資源簡介：基于Verilog-HDL的硬件電路的實現 9.5 脈沖周期的測量與顯示 　　9.5.1 脈沖周期的測量原理 　　9.5.2 周期計的工作原理 　　9.5.3 周期測量模塊的設計與實現 　　9.5.4 forever循環語句的使用方法 　　9.5.5 disable禁止語句的使用方法 　　9....

  標簽： Verilog-HDL 周期 9.5 脈沖

  上傳時間： 2015-09-16

  上傳用戶：皇族傳媒