相 關(guān) 資 源

• Verilog HDL的標(biāo)準(zhǔn)免費(fèi)下載

  資源簡(jiǎn)介：Verilog HDL的標(biāo)準(zhǔn)，比較詳細(xì)的語(yǔ)法說(shuō)明

  標(biāo)簽： Verilog HDL 標(biāo)準(zhǔn)

  上傳時(shí)間： 2015-12-15

  上傳用戶：xsnjzljj

• 基于地址總線接口的四倍頻編碼器信號(hào)接口的 FPGA實(shí)現(xiàn) Verilog HDL的免費(fèi)下載

  資源簡(jiǎn)介：基于地址總線接口的四倍頻編碼器信號(hào)接口的 FPGA實(shí)現(xiàn) Verilog HDL的

  標(biāo)簽： Verilog FPGA HDL 接口

  上傳時(shí)間： 2014-08-12

  上傳用戶：ayfeixiao

• Verilog HDL的PLI子程序接口免費(fèi)下載

  資源簡(jiǎn)介：Verilog HDL的PLI子程序接口，用于與用戶C程序在2個(gè)方向上傳輸數(shù)據(jù)，可用xilinx ISE，quartusii或modelsim仿真，

  標(biāo)簽： Verilog HDL PLI 程序接口

  上傳時(shí)間： 2013-12-09

  上傳用戶：kr770906

• 第一章 數(shù)字信號(hào)處理、計(jì)算、程序、 算法和硬線邏輯的基本概念 第二章 Verilog HDL設(shè)計(jì)方法概述 第三章 Verilog HDL的基本語(yǔ)法 第四章 不同抽象級(jí)別的Verilog HDL免費(fèi)下載

  資源簡(jiǎn)介：第一章 數(shù)字信號(hào)處理、計(jì)算、程序、 算法和硬線邏輯的基本概念 第二章 Verilog HDL設(shè)計(jì)方法概述 第三章 Verilog HDL的基本語(yǔ)法 第四章 不同抽象級(jí)別的Verilog HDL模型 第五章 基本運(yùn)算邏輯和它們的Verilog HDL模型 第六章 運(yùn)算和數(shù)據(jù)流動(dòng)控制邏輯

  標(biāo)簽： Verilog HDL 數(shù)字信號(hào)處理 基本概念

  上傳時(shí)間： 2014-01-27

  上傳用戶：sclyutian

• 基于Verilog-HDL的硬件電路的實(shí)現(xiàn) 9.1 簡(jiǎn)單的可編程單脈沖發(fā)生器 　　9.1.1 由系統(tǒng)功能描述時(shí)序關(guān)系 　　9.1.2 流程圖的設(shè)計(jì) 　　9.1.3 系統(tǒng)功能描述 　　免費(fèi)下載

  資源簡(jiǎn)介：基于Verilog-HDL的硬件電路的實(shí)現(xiàn) 9.1 簡(jiǎn)單的可編程單脈沖發(fā)生器 　　9.1.1 由系統(tǒng)功能描述時(shí)序關(guān)系 　　9.1.2 流程圖的設(shè)計(jì) 　　9.1.3 系統(tǒng)功能描述 　　9.1.4 邏輯框圖 　　9.1.5 延時(shí)模塊的詳細(xì)描述及仿真 　　9.1.6 功能模塊Verilog-HDL描述...

  標(biāo)簽： Verilog-HDL 9.1 功能描述

  上傳時(shí)間： 2015-09-16

  上傳用戶：chfanjiang

• 基于Verilog-HDL的硬件電路的實(shí)現(xiàn) 9.2 具有LCD顯示單元的可編程單脈沖發(fā)生器 　　9.2.1 LCD顯示單元的工作原理 　　9.2.2 顯示邏輯設(shè)計(jì)的思路與流程 　　9.免費(fèi)下載

  資源簡(jiǎn)介：基于Verilog-HDL的硬件電路的實(shí)現(xiàn) 9.2 具有LCD顯示單元的可編程單脈沖發(fā)生器 　　9.2.1 LCD顯示單元的工作原理 　　9.2.2 顯示邏輯設(shè)計(jì)的思路與流程 　　9.2.3 LCD顯示單元的硬件實(shí)現(xiàn) 　　9.2.4 可編程單脈沖數(shù)據(jù)的BCD碼化 　　9.2.5 task的使用...

  標(biāo)簽： Verilog-HDL LCD 9.2 顯示單元

  上傳時(shí)間： 2014-06-23

  上傳用戶：xc216

• 基于Verilog-HDL的硬件電路的實(shí)現(xiàn) 9.3 脈沖計(jì)數(shù)與顯示 　　9.3.1 脈沖計(jì)數(shù)器的工作原理 　　9.3.2 計(jì)數(shù)模塊的設(shè)計(jì)與實(shí)現(xiàn) 　　9.3.3 parameter的使用免費(fèi)下載

  資源簡(jiǎn)介：基于Verilog-HDL的硬件電路的實(shí)現(xiàn) 9.3 脈沖計(jì)數(shù)與顯示 　　9.3.1 脈沖計(jì)數(shù)器的工作原理 　　9.3.2 計(jì)數(shù)模塊的設(shè)計(jì)與實(shí)現(xiàn) 　　9.3.3 parameter的使用方法 　　9.3.4 repeat循環(huán)語(yǔ)句的使用方法 　　9.3.5 系統(tǒng)函數(shù)$random的使用方法 　　9.3.6 脈...

  標(biāo)簽： Verilog-HDL parameter 9.3 硬件電路

  上傳時(shí)間： 2013-12-14

  上傳用戶：jeffery

• 基于Verilog-HDL的硬件電路的實(shí)現(xiàn) 9.4 脈沖頻率的測(cè)量與顯示 　　9.4.1 脈沖頻率的測(cè)量原理 　　9.4.2 頻率計(jì)的工作原理 　　9.4.3 頻率測(cè)量模塊的設(shè)計(jì)與實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：基于Verilog-HDL的硬件電路的實(shí)現(xiàn) 9.4 脈沖頻率的測(cè)量與顯示 　　9.4.1 脈沖頻率的測(cè)量原理 　　9.4.2 頻率計(jì)的工作原理 　　9.4.3 頻率測(cè)量模塊的設(shè)計(jì)與實(shí)現(xiàn) 　　9.4.4 while循環(huán)語(yǔ)句的使用方法 　　9.4.5 門控信號(hào)發(fā)生模塊的設(shè)計(jì)與實(shí)現(xiàn) 　　9...

  標(biāo)簽： Verilog-HDL 9.4 脈沖 頻率

  上傳時(shí)間： 2013-12-01

  上傳用戶：frank1234

• 基于Verilog-HDL的硬件電路的實(shí)現(xiàn) 9.5 脈沖周期的測(cè)量與顯示 　　9.5.1 脈沖周期的測(cè)量原理 　　9.5.2 周期計(jì)的工作原理 　　9.5.3 周期測(cè)量模塊的設(shè)計(jì)與實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：基于Verilog-HDL的硬件電路的實(shí)現(xiàn) 9.5 脈沖周期的測(cè)量與顯示 　　9.5.1 脈沖周期的測(cè)量原理 　　9.5.2 周期計(jì)的工作原理 　　9.5.3 周期測(cè)量模塊的設(shè)計(jì)與實(shí)現(xiàn) 　　9.5.4 forever循環(huán)語(yǔ)句的使用方法 　　9.5.5 disable禁止語(yǔ)句的使用方法 　　9....

  標(biāo)簽： Verilog-HDL 周期 9.5 脈沖

  上傳時(shí)間： 2015-09-16

  上傳用戶：皇族傳媒

• 基于Verilog-HDL的硬件電路的實(shí)現(xiàn) 9.6 脈沖高電平和低電平持續(xù)時(shí)間的測(cè)量與顯示 　　9.6.1 脈沖高電平和低電平持續(xù)時(shí)間測(cè)量的工作原理 　　9.6.2 高低電平持續(xù)時(shí)間測(cè)量模免費(fèi)下載

  資源簡(jiǎn)介：基于Verilog-HDL的硬件電路的實(shí)現(xiàn) 9.6 脈沖高電平和低電平持續(xù)時(shí)間的測(cè)量與顯示 　　9.6.1 脈沖高電平和低電平持續(xù)時(shí)間測(cè)量的工作原理 　　9.6.2 高低電平持續(xù)時(shí)間測(cè)量模塊的設(shè)計(jì)與實(shí)現(xiàn) 　　9.6.3 改進(jìn)型高低電平持續(xù)時(shí)間測(cè)量模塊的設(shè)計(jì)與實(shí)現(xiàn) 　　...

  標(biāo)簽： Verilog-HDL 低電平 9.6 時(shí)間測(cè)量

  上傳時(shí)間： 2013-11-30

  上傳用戶：chenlong

• 基于Verilog-HDL的硬件電路的實(shí)現(xiàn) 9.7 步進(jìn)電機(jī)的控制 　　9.7.1 步進(jìn)電機(jī)驅(qū)動(dòng)的邏輯符號(hào) 　　9.7.2 步進(jìn)電機(jī)驅(qū)動(dòng)的時(shí)序圖 　　9.7.3 步進(jìn)電機(jī)驅(qū)動(dòng)的邏輯框圖免費(fèi)下載

  資源簡(jiǎn)介：基于Verilog-HDL的硬件電路的實(shí)現(xiàn) 9.7 步進(jìn)電機(jī)的控制 　　9.7.1 步進(jìn)電機(jī)驅(qū)動(dòng)的邏輯符號(hào) 　　9.7.2 步進(jìn)電機(jī)驅(qū)動(dòng)的時(shí)序圖 　　9.7.3 步進(jìn)電機(jī)驅(qū)動(dòng)的邏輯框圖 　　9.7.4 計(jì)數(shù)模塊的設(shè)計(jì)與實(shí)現(xiàn) 　　9.7.5 譯碼模塊的設(shè)計(jì)與實(shí)現(xiàn) 　　9.7.6 步進(jìn)電...

  標(biāo)簽： Verilog-HDL 步進(jìn)電機(jī)驅(qū)動(dòng) 9.7 硬件電路

  上傳時(shí)間： 2014-01-23

  上傳用戶：拔絲土豆

• 基于Verilog-HDL的硬件電路的實(shí)現(xiàn) 9.8 基于256點(diǎn)陣的漢字顯示 　　9.8.1 單個(gè)靜止?jié)h字顯示的設(shè)計(jì)原理及其仿真實(shí)現(xiàn) 　　9.8.2 單個(gè)靜止?jié)h字顯示的硬件實(shí)現(xiàn) 　　9免費(fèi)下載

  資源簡(jiǎn)介：基于Verilog-HDL的硬件電路的實(shí)現(xiàn) 9.8 基于256點(diǎn)陣的漢字顯示 　　9.8.1 單個(gè)靜止?jié)h字顯示的設(shè)計(jì)原理及其仿真實(shí)現(xiàn) 　　9.8.2 單個(gè)靜止?jié)h字顯示的硬件實(shí)現(xiàn) 　　9.8.3 多個(gè)靜止?jié)h字顯示的設(shè)計(jì)原理及其硬件實(shí)現(xiàn) 　　9.8.4 單個(gè)運(yùn)動(dòng)漢字顯示的設(shè)計(jì)原理...

  標(biāo)簽： Verilog-HDL 漢字顯示 9.8 256

  上傳時(shí)間： 2013-12-31

  上傳用戶：l254587896

• 基于Verilog HDL的電梯系統(tǒng)設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：基于Verilog HDL的電梯系統(tǒng)設(shè)計(jì)

  標(biāo)簽： Verilog HDL 電梯 系統(tǒng)設(shè)計(jì)

  上傳時(shí)間： 2015-11-22

  上傳用戶：Divine

• 該代碼中有不少關(guān)于學(xué)習(xí)Verilog HDL的例子,對(duì)初學(xué)者有幫助免費(fèi)下載

  資源簡(jiǎn)介：該代碼中有不少關(guān)于學(xué)習(xí)Verilog HDL的例子,對(duì)初學(xué)者有幫助

  標(biāo)簽： Verilog HDL 代碼 初學(xué)者

  上傳時(shí)間： 2013-12-19

  上傳用戶：asdkin

• 算術(shù)處理器的Verilog HDL的源代碼免費(fèi)下載

  資源簡(jiǎn)介：算術(shù)處理器的Verilog HDL的源代碼

  標(biāo)簽： Verilog HDL 算術(shù) 處理器

  上傳時(shí)間： 2016-01-07

  上傳用戶：bjgaofei

• 深圳華為技術(shù)有限公司的關(guān)于Verilog HDL的入門教程免費(fèi)下載

  資源簡(jiǎn)介：深圳華為技術(shù)有限公司的關(guān)于Verilog HDL的入門教程，適合急需掌握這門語(yǔ)言者

  標(biāo)簽： Verilog HDL 華為技術(shù) 入門教程

  上傳時(shí)間： 2016-01-11

  上傳用戶：kelimu

• 關(guān)于學(xué)習(xí)Verilog HDL的心得免費(fèi)下載

  資源簡(jiǎn)介：關(guān)于學(xué)習(xí)Verilog HDL的心得，低手，高手都值得一看

  標(biāo)簽： Verilog HDL

  上傳時(shí)間： 2014-01-06

  上傳用戶：wweqas

• Verilog設(shè)計(jì)練習(xí)進(jìn)階,針對(duì)的讀者是 Verilog HDL的初學(xué)者。免費(fèi)下載

  資源簡(jiǎn)介：Verilog設(shè)計(jì)練習(xí)進(jìn)階,針對(duì)的讀者是 Verilog HDL的初學(xué)者。

  標(biāo)簽： Verilog HDL 進(jìn)階 初學(xué)者

  上傳時(shí)間： 2014-01-24

  上傳用戶：thinode

• 第一章 數(shù)字信號(hào)處理、計(jì)算、程序、算法和硬線邏輯的基本概念 第二章 Verilog HDL設(shè)計(jì)方法概述 第三章 Verilog HDL的基本語(yǔ)法 第四章 不同抽象級(jí)別的Verilog HDL模型免費(fèi)下載

  資源簡(jiǎn)介：第一章 數(shù)字信號(hào)處理、計(jì)算、程序、算法和硬線邏輯的基本概念 第二章 Verilog HDL設(shè)計(jì)方法概述 第三章 Verilog HDL的基本語(yǔ)法 第四章 不同抽象級(jí)別的Verilog HDL模型 第五章 基本運(yùn)算邏輯和它們的Verilog HDL模型 第六章 運(yùn)算和數(shù)據(jù)流動(dòng)控制邏輯 第七章...

  標(biāo)簽： Verilog HDL 數(shù)字信號(hào)處理 基本概念

  上傳時(shí)間： 2016-02-08

  上傳用戶：ardager

• 一個(gè)介紹Verilog HDL的ppt文檔免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)介紹Verilog HDL的ppt文檔，包括全部的22章。

  標(biāo)簽： Verilog HDL 文檔

  上傳時(shí)間： 2016-03-05

  上傳用戶：天涯

• 本程序?qū)崿F(xiàn)了一個(gè)十字路口的交通燈信號(hào)系統(tǒng)。在設(shè)計(jì)過(guò)程中借助硬件描述語(yǔ)言Verilog HDL的強(qiáng)大行為級(jí)描述能力直接進(jìn)行系統(tǒng)級(jí)描述。免費(fèi)下載

  資源簡(jiǎn)介：本程序?qū)崿F(xiàn)了一個(gè)十字路口的交通燈信號(hào)系統(tǒng)。在設(shè)計(jì)過(guò)程中借助硬件描述語(yǔ)言Verilog HDL的強(qiáng)大行為級(jí)描述能力直接進(jìn)行系統(tǒng)級(jí)描述。

  標(biāo)簽： Verilog HDL 程序 十字路口

  上傳時(shí)間： 2013-12-25

  上傳用戶：894898248

• 給大家上傳一本非常好的關(guān)于Verilog-HDL的電子書(shū)免費(fèi)下載

  資源簡(jiǎn)介：給大家上傳一本非常好的關(guān)于Verilog-HDL的電子書(shū)，實(shí)用，易懂，易學(xué)。此為第一章

  標(biāo)簽： Verilog-HDL 家 電子書(shū)

  上傳時(shí)間： 2014-01-01

  上傳用戶：franktu

• 給大家上傳一本非常好的關(guān)于Verilog-HDL的電子書(shū)免費(fèi)下載

  資源簡(jiǎn)介：給大家上傳一本非常好的關(guān)于Verilog-HDL的電子書(shū)，實(shí)用，易懂，易學(xué)。此為第二章

  標(biāo)簽： Verilog-HDL 家 電子書(shū)

  上傳時(shí)間： 2016-05-29

  上傳用戶：腳趾頭

• 給大家上傳一本非常好的關(guān)于Verilog-HDL的電子書(shū)免費(fèi)下載

  資源簡(jiǎn)介：給大家上傳一本非常好的關(guān)于Verilog-HDL的電子書(shū)，實(shí)用，易懂，易學(xué)。此為第三章

  標(biāo)簽： Verilog-HDL 家 電子書(shū)

  上傳時(shí)間： 2016-05-29

  上傳用戶：xiaoxiang

• 給大家上傳一本非常好的關(guān)于Verilog-HDL的電子書(shū)免費(fèi)下載

  資源簡(jiǎn)介：給大家上傳一本非常好的關(guān)于Verilog-HDL的電子書(shū)，實(shí)用，易懂，易學(xué)。此為第四部分

  標(biāo)簽： Verilog-HDL 家 電子書(shū)

  上傳時(shí)間： 2013-12-24

  上傳用戶：er1219

• 給大家上傳一本非常好的關(guān)于Verilog-HDL的電子書(shū)免費(fèi)下載

  資源簡(jiǎn)介：給大家上傳一本非常好的關(guān)于Verilog-HDL的電子書(shū)，實(shí)用，易懂，易學(xué)。此為第五章

  標(biāo)簽： Verilog-HDL 家 電子書(shū)

  上傳時(shí)間： 2014-02-01

  上傳用戶：2525775

• 給大家上傳一本非常好的關(guān)于Verilog-HDL的電子書(shū)免費(fèi)下載

  資源簡(jiǎn)介：給大家上傳一本非常好的關(guān)于Verilog-HDL的電子書(shū)，實(shí)用，易懂，易學(xué)。此為第六章

  標(biāo)簽： Verilog-HDL 家 電子書(shū)

  上傳時(shí)間： 2016-05-29

  上傳用戶：ruixue198909

• 給大家上傳一本非常好的關(guān)于Verilog-HDL的電子書(shū)免費(fèi)下載

  資源簡(jiǎn)介：給大家上傳一本非常好的關(guān)于Verilog-HDL的電子書(shū)，實(shí)用，易懂，易學(xué)。此為第七章

  標(biāo)簽： Verilog-HDL 家 電子書(shū)

  上傳時(shí)間： 2013-12-13

  上傳用戶：lht618

• 給大家上傳一本非常好的關(guān)于Verilog-HDL的電子書(shū)免費(fèi)下載

  資源簡(jiǎn)介：給大家上傳一本非常好的關(guān)于Verilog-HDL的電子書(shū)，實(shí)用，易懂，易學(xué)。此為第八章

  標(biāo)簽： Verilog-HDL 家 電子書(shū)

  上傳時(shí)間： 2016-05-29

  上傳用戶：aix008

• 給大家上傳一本非常好的關(guān)于Verilog-HDL的電子書(shū)免費(fèi)下載

  資源簡(jiǎn)介：給大家上傳一本非常好的關(guān)于Verilog-HDL的電子書(shū)，實(shí)用，易懂，易學(xué)。此為第九章---結(jié)構(gòu)建模

  標(biāo)簽： Verilog-HDL 家 電子書(shū)

  上傳時(shí)間： 2016-05-29

  上傳用戶：lacsx